资源列表
clock
- 这是一个实现时分秒的时钟功能的源码，采用vhdl语言编写，已写好led驱动，可直接在数码管上显示
gpio
- 这是一个通用可编程接口的Verilog代码，可以设置触发条件，设置为电平方式、边沿方式。可以屏蔽不用的口。
fpu
- 使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
ldpc_decoder_802_3an
- 802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，
VHDL_biss
- FPGA中针对Biss通讯协议解码VHDL语言源码
rs-5-3
- 学习使用FPGA做一些简单的编码器,RS(5,3)编码就是5个字符中有5-3=2两个校正字
PALIC_8255
- 8255并行接口芯片得VHDL描述，可综合
phone_count
- 电话计费器的verilog实现。基于fpga的电话计费器实现。完成拨打电话自动计费的功能
4_COMP
- 使用硬件实现,效率较高的乘法器,通过FPGA验证的
altera_avalon_lcd_controller
- Altera的基于NIOS II的LCD控制器源代码
fpge
- 基于FPGA实时处理的双目测距系统,系统项目