资源列表
verilog9999
- Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
2x8bit_dac
- 用EPM7032（CPLD）做的２路８位并行输入ＤＡＣ，带内部环型振荡器（不用外接时钟振荡源）。
sine
- 用VerilogHDL实现的产生Sine波形全部程序 个人验证后收藏的。
random data gen（vhdl）
- 任意数据发生器的源代码-arbitrary data source code generator
jtag
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
BiDirectionalCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
eeprom
- eeprom的Verilog HDL源代码，含eeprom的读写！Quartus II5.0平台测试通过！
TCM070119
- 在公司做的TCM编解码程序，使用FPGA来完成相关处理的一些源程序
ug_altmult_add
- ug_altmult_add,programed with qartus
FR
- 基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。
5386
- 基于VHDL的8255可编程并行扩展接口芯片设计
MOORE
- 状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图