资源列表
scaler
- VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。
D_AGC2
- FPGA数字AGC(帮同学做的毕业设计)
68013FIFOIN
- Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
ISE
- 这本书是关于Xilinx公司开发的ISE工具的中文教程，适合于初学FPGA设计的人使用，全书内容丰富，共包括9章，通过此书的学习可以了解并掌握FPGA的设计流程及设计方法。
WatchDog
- 对与单片机常用的功能看门狗，本程序用vhdl硬件语言实现次功能。
7HzUUFHT
- altera公司cpld/fpga开发软件quartus2中文使用教程
1PPS
- 应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
mult
- 64位乘法器源码verilog,经过验证测试
fft16ref
- VHDL fft 源程序，直接运行就可以，很好的一个程序
vhdl100
- VHDL实例,有近百个实例,都是可以在quarturs 上进行仿真的,大部分都可以通过,对初学者是一非常不错的
xd_lcd_comp
- 一款240＊128的LCD模块在ALTERA FPGA NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考
v2_fifo_vhd_258
- 这是一个基于xilinx ISE9.1的一个历程，包含两个FIFO代码，第一个FIFO读写用同一个时钟，第二个FIFO读写用不同的时钟。