资源列表
mul_booth
- 基于BOOTH的32位快速乘法器的设计源码
IPCORE_megadecryp
- IPCORE_megadecryp用于解密IPcore
VHDL
- 用VHDL写的交通灯控制源码，原创，希望对大家有所帮助
fifo
- 使用VHDL编程的异步FIFO程序 经调试可运行
clock
- 用vhdl设计实现的多功能电子钟，可有日历，闹钟，修改等多种功能
asynch_fifo
- FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
cic-simo
- 用于dspbuilder 可以直接生成vhdl源码，或者verilog源码
freq_cnt
- 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
scaler
- VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。
D_AGC2
- FPGA数字AGC(帮同学做的毕业设计)
68013FIFOIN
- Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
ISE
- 这本书是关于Xilinx公司开发的ISE工具的中文教程，适合于初学FPGA设计的人使用，全书内容丰富，共包括9章，通过此书的学习可以了解并掌握FPGA的设计流程及设计方法。