CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 32782.83 .84 .85 .86 .87 ... 33646 »
  1. 12bityiweijicunqi

    1下载:
  2. 基于quartusii的vhdl12位指数清零移位寄存器,可以用于实现任意序列流水灯等程序功能-Quartusii based index of vhdl12 bit shift register is cleared, any sequence can be used to implement water lights and other program features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:193.59kb
    • 提供者:Steve
  1. sdram_ov7670_rgb_vga_640480

    1下载:
  2. C:\01_FPGA\3高级实验篇\摄像头OV7670模块采集图像并在显示器上显示-C: \ 01_FPGA \ 3 senior experimental papers \ OV7670 camera module to capture images and displayed on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-05
    • 文件大小:1.33mb
    • 提供者:Steve
  1. NIOSII_TFT

    1下载:
  2. 基于altera公司fpga的niosii软核实现的tft彩色显示屏显示SD卡图片,可用于实现幻灯片功能-Niosii company based soft-core altera fpga implementation tft color display SD card images can be used to implement the slideshow feature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24.01mb
    • 提供者:Steve
  1. Ycbcr444-to-Ycbcr422-example

    1下载:
  2. Ycbcr444 转 Ycbcr422 的源码-the Verilog code of Ycbcr444 to Ycbcr422 example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:591.59kb
    • 提供者:王俊
  1. HSMB

    1下载:
  2. 基于Altera平台的SFP+光模块硬件代码-Based on Altera Platform, provided a 10G Optic XAUI to SFP+ controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.53mb
    • 提供者:Henry
  1. DE1_SoC_Audio

    1下载:
  2. 声音录制、播放的Verilog代码,用于Altera Cyclone V SOC. 写时适配的是DE1-SOC开发板。-Audio recording and playing code for Altera Cyclone V SOC FPGA. Code was designed for DE1-SOC development board, but could be reference for other boards.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.25mb
    • 提供者:比鼻
  1. snake

    1下载:
  2. Verilog语言编写的贪吃蛇程序,使用VGA显示,PS2键盘控制。-Snake program written in Verilog, using the VGA display, PS2 keyboard control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-01
    • 文件大小:1.47mb
    • 提供者:祝一帆
  1. SPWM

    1下载:
  2. ALTERA FPGA上采用Verilog语言实现查表法产生三电平SPWM-Produce three-level SPWM by look-up table
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-02
    • 文件大小:4.22mb
    • 提供者:Jim
  1. CfgDDS_9910

    1下载:
  2. dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。-dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:汪海兵
  1. ADS1278

    1下载:
  2. ADS1278 8通道ADC数据采集程序,AD采样深度24bit,保留16bit输出。状态机编写。-ADS1278 8-channel ADC data collection procedures, AD sampling depth of 24bit, 16bit output reserved. Write state machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1006byte
    • 提供者:郭俊媛
  1. VHDL

    1下载:
  2. 设计一个具有进位输入和进位输出的8位行波进位加法器-8-bit ripple carry adder design having a carry input and a carry output
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-04
    • 文件大小:3.03kb
    • 提供者:lee
  1. sonic

    1下载:
  2. 基于FPGA的超声波测距,通过数码管显示距离-FPGA-based ultrasonic distance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:569.98kb
    • 提供者:张伟
« 1 2 ... .77 .78 .79 .80 .81 32782.83 .84 .85 .86 .87 ... 33646 »
搜珍网 www.dssz.com