CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 33244.45 .46 .47 .48 .49 ... 33646 »
  1. DS1804

    0下载:
  2. DS1804驱动程序,此芯片是一个数字电位器,可以用单片机调节的电位器-DS1804Driver, the chip is a digital potentiometer MCU, can adjust potentiometer
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-01
    • 文件大小:670byte
    • 提供者:江恩
  1. frekvencija-metar

    0下载:
  2. Program AVR za mjerač protoka-Program AVR za mjerač protoka
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:670byte
    • 提供者:GPS设备
  1. pwm

    0下载:
  2. PWM VHDL程序,双路互补输出,精度占空比可调-PWM VHDL program, dual complementary output, precision adjustable duty cycle
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:670byte
    • 提供者:范旭东
  1. counter

    0下载:
  2. vhdl code for a simple counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:669byte
    • 提供者:penilop
  1. ps

    0下载:
  2. vhdl code to change the bits stream from parallel to serial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:669byte
    • 提供者:stevanus edwin
  1. multiplier

    0下载:
  2. 压缩的乘法器。是基于VERILOG 语言实现的,有较快的速度。-Compression of the multiplier. Is based on the VERILOG language, there is a faster speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:669byte
    • 提供者:hydan yi
  1. 1

    0下载:
  2. 利用单片机来驱动液晶显示,使液晶能显示自己想要的内容。-Single-chip computer to drive the liquid crystal display, the LCD can display the content they want.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:669byte
    • 提供者:susuyan
  1. dualport

    0下载:
  2. dual port sram test programe-sram test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:669byte
    • 提供者:yangming
  1. cascaded-muliplier

    0下载:
  2. Verilog based for cascaded multiplier design-Verilog based for cascaded multiplier design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:669byte
    • 提供者:pravat
  1. AntGlitch

    0下载:
  2. 运用VHDL语言,实现脉冲采集的滤波子程序,利用打两拍进行毛刺滤波,可以将该子模块加载到主程序中。-The use of the VHDL language, to achieve the the pulse collected filtering subroutine utilize playing two beats glitch filtering, the sub module is loaded into the main program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:669byte
    • 提供者:陈诚
  1. TimeOutCounter

    0下载:
  2. 用于FPGA内部计数辅助DDR操作,便于开发-TimeOut Counter
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:669byte
    • 提供者:wang
  1. private-static-(COM2)

    0下载:
  2. 打开关闭com端口的小程序源码适合新手开发学习用。-Open Close com port applet source code suitable for novice developers to learn.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:669byte
    • 提供者:李永乐
« 1 2 ... .39 .40 .41 .42 .43 33244.45 .46 .47 .48 .49 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭