资源列表
666基于FPGA的MVB2类设备控制器设计_幸柒荣
- 本文首先对多功能车辆总线的基本原理进行了简要的概述，接着对其实时协议进行了分析，然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析；最后对各功能模块进行了编程实现，并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a deta
DS18B20-FPGA
- 基于fpga的ds18b20测温程序以及数码管显示(DS18B20 temperature measurement program and digital tube display based on FPGA)
界面切换
- qt 实现窗口切换按键触发后可以切换到一个界面。退出后回到主窗口(chieve window switching of QT)
超前进位加法器
- 8*8超前进位加法器，Verilog初学教程(file name is adder.v adder 8*8 bit)
EDA实验程序
- EDA实验程序。随着现代科学技术飞快发展，社会步入信息时代，对于如何学习fpja就显得比较重要了。(EDA experiment program. With the rapid development of modern science and technology, the society entered the information age, for how to learn fpja is more important.)
slave
- xilinx Zynq 中的AXI总线 axi slaver模块(AXI bus Axi slaver module in Xilinx Zynq)
shi01
- FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximu
可编程IC指南
- 可编程IC指南,cadence , ic design(cadence fpga design)
BinToHex
- este codigo convierte un numero bin de 8 bit a su entrada en hex para una pantalla lcd16x2
ANDOR
- copuertas logicas and or
GenesysGeneral
- virtex-5 XC5VLX50T ucf文件.(ucf file for virtex-5 XC5VLX50T.)
uygulama1
- verilog hdl, haladder testbench