CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 4164.65 .66 .67 .68 .69 ... 4323 »
  1. ALU_ZMR

    0下载:
  2. 简单的ALU运算模块,可实现加法减法移位等运算-A simple ALU operation modules, enabling operations such as addition subtraction shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:774byte
    • 提供者:于水洋
  1. OneDflip74

    0下载:
  2. 1 Dflipflop source code with VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:774byte
    • 提供者:micom76
  1. sin

    0下载:
  2. Sine wave generation code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:774byte
    • 提供者:yuvi
  1. fangdoudonganjian

    0下载:
  2. 本程序的开发环境是VHDL语言环境。本程序采用双进程即双process的方式,实现按键防止抖动编码电路的功能。具体是采用行和列双向选中控制的方式,来判断哪个按键被按下。本程序共有三个状态。 本程序是VHDL课程的状态机的典型应用实例!-This procedure is the VHDL language development environment environment. The program uses two-way process that double process to a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:774byte
    • 提供者:xdm
  1. digitalclock

    0下载:
  2. 在下用8255实现数字钟的程序源代码,希望有所帮助-The next minute with a 8255 digital program source code, help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:774byte
    • 提供者:肖之鹏
  1. yanshi_31

    0下载:
  2. 一路信号计数延时器。可根据此文件修改延迟时间。-One signal count delay. Delay time can be modified according to this document.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:774byte
    • 提供者:杨空
  1. CLK_DIV

    0下载:
  2. 用来产生一个电路的基准的时钟信号,并可以以此为基准产生其他与此时钟信号成倍数时钟信号-Used to generate a reference clock signal circuit and can produce this as a reference clock signal into the other and the clock multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:773byte
    • 提供者:da
  1. ads7809

    1下载:
  2. ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位 逐次逼近寄存器,采样精度高,功耗小。 用Verilog实现其配置-ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation register, sampling and high pre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:773byte
    • 提供者:dengxiaosong
  1. p-s

    0下载:
  2. this the code for parallel to serial converter-this is the code for parallel to serial converter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:773byte
    • 提供者:RHS
  1. fenpin

    0下载:
  2. 分频程序,偶数分频,奇数分频,占空比可调,小数分频-Dividing frequency division program, even, odd points frequency, duty cycle adjustable, the decimal frequency division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:773byte
    • 提供者:高飞
  1. new_complex_mult

    0下载:
  2. new approach to compute complex mult with only 3 real mult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:772byte
    • 提供者:Yousri
  1. TRAFFIC_LIGHTS

    0下载:
  2. 用可编程逻辑器件实现十字路口交通灯的VHDL环境下的,源程序。-Programmable logic device to achieve traffic light intersection of VHDL environment, the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:772byte
    • 提供者:lin deng hua
« 1 2 ... .59 .60 .61 .62 .63 4164.65 .66 .67 .68 .69 ... 4323 »
搜珍网 www.dssz.com