CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 4269.70 .71 .72 .73 .74 ... 4323 »
  1. Verilog黄金指南中文版

    0下载:
  2. verilog语言资料,很有效的,比夏雨闻的要好用易懂,希望有帮助(Verilog language data, very effective, better than Xia Yu's smell, easy to understand, and I hope it helps.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:459kb
    • 提供者:冯猜猜2
  1. SOPC LED实验

    0下载:
  2. 通过Quartus II、SOPC Builder、Nios II IDE三种工 具的配合使用 用软件控制led,VHDL程序通过描述硬件电路控制led的依次亮灭(Through the Quartus II, SOPC Builder, Nios II IDE three workers With the use Use software to control led, VHDL program by describing the hardware circuit control l
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:4.57mb
    • 提供者:UGG
  1. 04_led_test

    0下载:
  2. xilinx fpga verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1.5mb
    • 提供者:开云
  1. LCD显示灯循环时间

    0下载:
  2. 基于lpc2138开发的流水灯 通过lcd显示灯亮的时间。(Based on the development of LPC2138, the water lamp can display the time of the lamp's illumination through LCD.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:129kb
    • 提供者:Alicute
  1. 3-8decoder

    0下载:
  2. 3-8线译码器,输入为3位的二进制数字,进行译码,得到有效数字(3-8 wire decoder, input to 3 bits of binary digit, carry on decoding and get effective number.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:5.32mb
    • 提供者:薰衣草1
  1. three

    0下载:
  2. .实十位加法计数器程序,要求从0-9进行计数2验设计(The ten bit adder counter program requires 0-9 to count from 2.experimental design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:509kb
    • 提供者:呵123
  1. 8051

    0下载:
  2. The resource code of The 8051 microcontroller is member of MCS-51 family, originally designed in the 1980's by Intel. The 8051 has gained great popularity since its introduction and is estimated it is used in a large percentage of all embedded system
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:5.42mb
    • 提供者:caop
  1. RS422通讯

    1下载:
  2. 422 通讯接受发送模块程序,可以拿来直接修改相应参数后使用
  3. 所属分类:VHDL编程

  1. dds_PIO

    0下载:
  2. 利用QSYS中自带的PIO接口实现DDS模块(Using the PIO interface in QSYS to implement the DDS module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:17.98mb
    • 提供者:somnus浅眠
  1. happy new year

    0下载:
  2. 利用硬件板子上的蜂鸣器实现的新年快乐的歌曲(Using the buzzer on the hardware board to achieve a happy New Year's song.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:580kb
    • 提供者:somnus浅眠
  1. 1

    0下载:
  2. 利用板子上的LED灯,用Verilog编程实现的流水灯模块(Using the LED lights on the board, we use Verilog programming to realize the water lamp module.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:475kb
    • 提供者:somnus浅眠
  1. mips16

    0下载:
  2. 来自openhec平台,完整的mips16cpu设计。未添加工程,需自己手动建立工程添加文件,仅供参考。(mips16 cpu.no vivado project.It's just for teaching.If you want to learn more about it, please search for OpenHec.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:13kb
    • 提供者:麻麻辣
« 1 2 ... .64 .65 .66 .67 .68 4269.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭