CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 4268.69 .70 .71 .72 .73 ... 4323 »
  1. float_multi_module

    1下载:
  2. float_multi_module实现了单精度浮点乘法运算(Float_multi_module implements single precision floating point multiplication.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-12-16
    • 文件大小:1kb
    • 提供者:sisuozheweilai
  1. pwm

    0下载:
  2. 本程序可以实现输出不同占空比(0-100)和不同频率的pwm波形;满足驱动不同硬件的需求;(This program can output PWM waveforms with different duty cycles (0-100) and different frequencies, and meet the needs of different hardware drivers.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:7.12mb
    • 提供者:DA北岛
  1. C5G_SRAM_RTL_Test

    0下载:
  2. 官网c5板子的SRAM工程,可以直接一直使用。(The SRAM project of official website C5 board can be used directly)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:476kb
    • 提供者:橙子很好吃
  1. nhan 4 bit

    0下载:
  2. example about multiple booth 2 in vhdl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:228kb
    • 提供者:tahuu
  1. xapp794

    1下载:
  2. 里面分为八个实验,一步一步教你使用system genertor for dsp 生成能供vivado使用的IP核文件。(It is divided into eight experiments, which teach you to use system genertor for DSP step by step to generate IP core files that can be used for vivado.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:39.76mb
    • 提供者:锤子1998
  1. uart程序

    0下载:
  2. UART接口程序,UART字符发送函数,UART字符接收函数,主函数等(the connect of uart)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:11kb
    • 提供者:DTGo
  1. led

    0下载:
  2. verilog 控制 led灯 基于FPGA开发板(Verilog control LED lamp based on FPGA development board)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 16QAM

    0下载:
  2. 可以实现随机序列和16QAM的仿真,verilog语言编程,modelsim和QUARTUS联合仿真(It can realize the simulation of random sequence and 16QAM, Verilog language programming, Modelsim and QUARTUS co simulation.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:5.31mb
    • 提供者:vincent-7
  1. jishuqi

    0下载:
  2. FPGA应用底层开发的逻辑单元slice连线实现计数器的功能,包含代码及仿真(FPGA applies the logic unit slice connection that is developed at the bottom to realize the function of counter, including code and simulation.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:6.33mb
    • 提供者:ltfy咖啡
  1. cpuzl

    0下载:
  2. 实现18位操作指令实现PC指针的变化,及得到对应地址的操作指令(Implement 18 bit operation instructions to realize change of pointer and obtain operation instructions corresponding to corresponding address)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:8.24mb
    • 提供者:ltfy咖啡
  1. ztj

    0下载:
  2. 底层基本逻辑单元实现状态机的功能,根据不同的控制位实现状态转化(Basic logic unit realizes state machine function and realizes state transformation according to different control bits)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:1.88mb
    • 提供者:ltfy咖啡
  1. ug871-design-files

    3下载:
  2. XILINX FPGA PCIE测试例程(XILINX FPGA PCIE test routine)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:259kb
    • 提供者:15951002012
« 1 2 ... .63 .64 .65 .66 .67 4268.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭