CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .86 .87 .88 .89 .90 4291.92 .93 .94 .95 .96 ... 4323 »

  1. dma_ahb_latest.tar

    3下载：
  2. AHB DMA verilog源码 AHB总线 DMA接口源码(AHB bus DMA interface source code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-11-06
    • 文件大小：646kb
    • 提供者：翾飞FEI

  1. tcp_ip_core_w_dhcp_latest.tar

    8下载：
  2. 以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-05-01
    • 文件大小：149kb
    • 提供者：翾飞FEI

  1. ahb

    5下载：
  2. verilog实现AHB总线上的主从控制，在fpga上验证通过(Verilog realizes master slave control on AHB bus and verifies it on FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

  1. i2s_interface

    3下载：
  2. verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. xapp1247-multiboot-spi

    1下载：
  2. fpga的multiboot ref desgin(fpga multiboot ref desgin)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-10
    • 文件大小：3.27mb
    • 提供者：wangzw

  1. VESA Timing

    6下载：
  2. VESA CVT视频参数计算器，输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-20
    • 文件大小：29kb
    • 提供者：fpgamaster

  1. 基于VHDL实现单精度浮点数的加-减法运算

    1下载：
  2. vhdl 加法器和减法器 希望对VHDL的同学有参考作用(VHDL adder and function as relative reference)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-07
    • 文件大小：654kb
    • 提供者：angryzookey

  1. frenq2

    1下载：
  2. 数字硬件频率计 带有频率测量和占空比测量功能(Digital hardware frequency meter Frequency measurement and duty ratio measurement function)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-12-10
    • 文件大小：551kb
    • 提供者：NarcissusYe

  1. puvm.tar

    1下载：
  2. UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-03-02
    • 文件大小：275kb
    • 提供者：芯上人

  1. Verilog的135个经典设计实例

    1下载：
  2. Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例

  3. 所属分类：VHDL/FPGA/Verilog

  1. demodulation

    3下载：
  2. 基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-02-25
    • 文件大小：128kb
    • 提供者：涛2017777

  1. cordic

    2下载：
  2. 基于verilog HDL的cordic算法FPGA实现。省去繁琐的乘法开方计算。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684cordic u7B97 u6CD5FPGA u5B9E u73B0 u3002 u7B1 u53BB u7E1 u7410 u7684 u4E58 u6CD5 u5F00 u65B9 u8BA1 u7B97 u300BIDE u4E3Avivado 2014)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-01
    • 文件大小：95kb
    • 提供者：涛2017777
« 1 2 ... .86 .87 .88 .89 .90 4291.92 .93 .94 .95 .96 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭