资源列表
dds
- 通过按键控制产生任意频率的方波，正弦波，三角波，锯齿波(Fang Bo, sine wave, triangle wave and sawtooth wave at any frequency are generated by key control)
等精度测频
- 采用等精度的方法进行测频，精度高。需要更多源码可联系我，资料很多。
8051 Verilog Code
- 8051 Core Verilog RTL code
AES128 Verilog Code
- AES128 Encryption/Decryption Verilog RTL Code
DBSTAR_RGMII
- Verilog实现的RGMII和GMII接口转接，适合适配不同PHY芯片接口使用(Verilog implementation of RGMII and GMII interface transfer)
RS(204,188)译码器的设计
- RS(204,188)译码器说明 原文件： rs_decoder.v（顶层文件）, SyndromeCalc.v（计算伴随式）, BM_KES.v（BM求解关键方程）, Forney.v（Forney算法求误差样值）, CheinSearch.v（搜索错误位置）,ff_mul.v（有限域乘法）。 ROM及初始化文件： rom_inv.v（求逆运算）, rom_power.v（求幂运算）； rom_inv.mif（ROM初始化文件）, rom_po
ddc
- 下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
Verilog
- aes digital audio interface from xilinx
ldpc_decoder_802_3an
- LDPC的编码模块和解码模块，实现802-3an协议的编码(The module of LDPC to implement the coding of the 802-3an protocol)
中级篇03：UART，波特率115200与PC通信
- 本程序实现FPGA的串口通信功能，可以进行数字字符等的发送，波特率为115200(This program implements the serial communication function of the FPGA, and can transmit digital characters, etc., and the baud rate is 115200.)
Altera+OpenCL
- Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic
float_mult32x32.v
- verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)