资源列表
rs232
- 使用VHDL语言在vivado平台上编的串口通信的完整工程，并能用EGO1开发板成功验证(The complete project of serial communication is compiled on the vivado platform using VHDL language, and it can be successfully verified with the EGO1 development board.)
32位前缀加法器
- verilog编写的32位前缀加法器，将后缀txt改为v即可使用，速度比一般的行波进位加法器和超前进位加法器更快
俄罗斯方块
- 俄罗斯方块用vga实现 用Verilog代码实现(Tetris is implemented by VGA and implemented by Verilog code.)
cpu自制入门代码AZPR_RTL
- CPU自制入门代码..............(CPU DIY ............)
DHT11
- verilog实现DHT11温湿度的读取(The realization of DHT11 temperature and humidity reading by Verilog)
sha1_latest.tar
- SHA1 消息摘要，一种哈希算法，非常好用(SHA message digest, a hash algorithrim, very useful)
Clock
- 本设计实现了一种基于FPGA的数字时钟设计，应用Verilog硬件描述语言进行数字电路设计，采用自顶向下的方法将电路系统逐层分解细化，设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware
jiaotongdeng_fuza
- 本文基于FPGA技术的发展和Quartus II开发平台，实现路口交通灯控制器是一种解决方案。使用Verilog HDL硬件描述语言来描述语言程序的分频器模块，控制模块，数据解析模块，显示译码模块和段选位选模块，五个模块，并通过各个模块程序之间的端口合理连接和协调，成功设计出交通信号灯控制电路。在Quartus II环境下模拟，生成顶层文件下载后，在FPGA EP2C5Q208器件进行验证。(Based on the development of FPGA technology and the
eetop.cn_cordic_sqrt
- cordic 算法知道正弦和余弦值，求反正切，即角度。(The CORDIC algorithm knows sine and cosine values and asks for inverse tangent, that is, angle.)
LED控制VHDL程序与仿真
- LED控制VHDL程序与仿真 分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。
CAN驱动器-MCP2515-接口程序-Verilog
- CAN驱动器MCP2515驱动，verilog编写，实测可用(CAN driver MCP2515 driver, Verilog written, measured available)
Counter_Design
- Counter_Design，采用Altera 设计的计数器源码，性能稳定