CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 115.16 .17 .18 .19 .20 ... 4323 »
  1. Dial

    0下载:
  2. vhdl经典源代码——键盘接口设计,入门者必须掌握-vhdl classical source code -- the keyboard interface design, beginners must master
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:720.52kb
    • 提供者:jeffery
  1. uart_verilog

    0下载:
  2. uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:9.57kb
    • 提供者:lfy
  1. step_motor.vhd

    0下载:
  2. 用VHDL编写的步进电机控制方法.供大家参考用.-prepared using VHDL stepper motor control methods. For your reference.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:1.04kb
    • 提供者:lfy
  1. dc_motor.vhd

    0下载:
  2. 用VHDL编写简单的直流电机控制方法.供大家参考.-use VHDL to prepare a simple DC motor control methods. For your reference.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:2.35kb
    • 提供者:lfy
  1. Frequence_Generator

    0下载:
  2. xilinx提供的频率发生器的VHDL源码,可以运行在spartan3的学习开发板上。-xilinx the frequency generator VHDL source code, spartan3 can run in the learning development board.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:829.62kb
    • 提供者:zhangjian
  1. Verilogdianzirili

    0下载:
  2. 基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.97kb
    • 提供者:iqpler
  1. Verilogshumaguan

    0下载:
  2. 基于Verilog的数码管模拟扫描程序,分为两种显示方式,一种是数码管逐个显示,另一个是所有数码管一起显示。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.55kb
    • 提供者:iqpler
  1. FIFO_Syn

    0下载:
  2. 同步FIFO功能,verilog语言描述,通过了modelsim 6.0 仿真,Quartue综合
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:25.55kb
    • 提供者:shenyunfei
  1. 4VerilogFIFO

    0下载:
  2. 一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.73kb
    • 提供者:shenyunfei
  1. circularbuffer

    0下载:
  2. Circular_Buffer,流水线型多位缓存器,verilog语言描述。通过modelsim 6。0仿真,quartus 综合通过。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.39kb
    • 提供者:shenyunfei
  1. 89_full_adder

    0下载:
  2. full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.52kb
    • 提供者:shenyunfei
  1. Modelsim_timing_simulation_library

    0下载:
  2. 文章论述如何将向modelsim中添加仿真库,包括添加xilinx,altera,actel公司的仿真库的方法
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:112.66kb
    • 提供者:zhurui
« 1 2 ... .10 .11 .12 .13 .14 115.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com