资源列表
FIFO-DC
- FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合
shipingkonzhi
- 用VHDL实现视频控制程序,实现对图像的采集和压缩,
wishbone2avalone
- 由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统
ddr
- ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
foudiv
- 可以实现对任意波形分任意频，分频加减通过按键实现。
D0324stimer
- 篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。
ps2_keyboard
- PS2键盘控制程序实验的内容是用EDK建一个简单的系统并加入自定义的外设(一个ps2键盘控制器) 当键盘按下时会有相应的键扫描码输出显示到PC终端
PN-arraycheck
- 在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变ＰＮ码结构可以作为通用数列检测器
leon3-altera-ep2s60-ddr
- This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOT
spi
- VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register between the \"master\" and the \"slave\". Typically both the -- master and slave have an 8 bit shift register so the combined -- register is 16 bits
quartusII7.1crack
- quartus_II_7.1的license破解工具，很好用
DspBuilder6.0_License
- DspBulider6.0的license破解