资源列表
DivArrUns
- 用VHDL实现的除法器,非常好使,仿真通过了
c54x
- c54x的VeriLog程序代码 也是opencoreip
ARM_Core
- 这是一个基本的ARM7_Core 有基本功能 但不是太完善
AVR_Core
- 一个FPGA的AVR_Core 仅供测试~
Key7.1SP1(b178)
- Qutuas II v7.1的key_gen 对sp1无效 这就是个v7.1 sp1的key_gen
Verilog_rule
- EDA-Verilog 编码原则,初学者必看!
24bitdisplay
- 一个VEILOG HDL程序,可以直接应用,
gvhdl
- 初学VHDL有用的,了解后对复杂设计有很大帮助.
phase
- 实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试
ADC0809
- adc0809的fpga时序电路接口程序
fft1024
- 1024点fft verilog hdl
keyborad
- 一个8X8的矩阵键盘的VHDL文件,并且有长安键和短按键之分,即一共能做到128个键值,扫描用的时钟用1ms的就行了