资源列表
logic_lock
- logic lock 的vhdl源码，altera平台适用。
tcl_io
- quartus 中，自己写的tcl，分配io的例子。
io-sortation
- quartus 中，高级io分配，手动的例子
bjjfrequent
- 等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
GuangShanChi
- 光栅尺的四细分和辩向电路，并具有计数器功能，利用Quartus综合，可以参考
VH_SYN
- 标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合
FIFO
- 异步FIFO控制器的Verilog设计与实现
8251Verilog
- 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
clock
- fpga clock 设计，资料较好，供大家参考，非商用目的哦
Verilog
- 本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.
lab5_VHDL
- VHDL源码 VHDL源码
DDRSDRAM
- DDR sdram 包含的完整的源码,仿真的相关文件