资源列表
srbjq
- quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容
chuangbingzhuanhuan
- 一个用verilog写的串行传输到并行传输的程序，在quaters下编的
maxbijiao
- 在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器
USB_VHDL_CODE
- USB接口控制器参考设计VHDL代码,方便开发FPGA人员进行USB的开发，是一个不错的源码。
traffic
- 交通灯的ＶＥＲＩＬＯＧ实现，含详细中文注释．
segment1
- 四位静态数码管控制器，含详细的中文注释，ＶＥＲＩＬＯＴ源码．
segment2
- 四位动态刷新数码管显示，ＶＥＲＩＬＯＧ代码，含详细的中文注释．
fosc
- 频率计，ＶＥＲＩＬＯＧ代码，含详细 中文注释．
buzz1
- 数字电子琴控制器的ＶＥＲＩＬＯＧ代码，含中文注释．
Sdram_Control_4Port
- ALTERA 的关于对SDRAM控制器操作的verilog相关程序，很不错绝对值得借鉴。
sinewave
- 6通道正弦波发生器，产生频率，相位，幅值都可调的正弦波形
PWM
- done pwm control using vhdl ,you can look at it.