资源列表
jtag.tar
- jtag的verilog 代码 包含boundary ce
PCI_VHDL
- 32位33M的PCI接口的VHDL实现,想深入学VHDL或实现PCI的可以看一看
USB_VHDL
- USB总线接口的VHDL实现,希望对大家有帮助
fir
- Verilog 程序, 实现4阶 fir-filter滤波器。
viterbi
- VHDL 程序,实现vertibe的编码和解码。
microcontroller
- vhdl程序,实现了一个microcontroller,控制数据的数学运算。
encode
- Quartus下的RS(5,3)编码器的源程序,用Verilog语言编写。
ExpandDataBit
- Quartus下的数据扩展工程,可以直接运行查看波形
jkchu
- jk触发器,自己尝试编辑的,用状态机实现,可以
fenpin
- 分频器,自己尝试编辑的,20和40分频,可以
quanjia
- 全加器,使用宏功能模块,并附有波形仿真图
zhuangtai
- 状态机的典型饮用,可供学习模仿之用,四个状态,简单易学