资源列表
veriloggoldenreferenceguide
- verilog golden reference guide.pdf
geleicounter
- 开发环境是FPGA开发工具，格雷码计数器的VHDL程序
xilinxUSB
- XILINX USB程序
VerilogHDL_advanced_digital_design_code_Ch8
- VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8
VerilogHDL_advanced_digital_design_code_Ch9
- VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch10
- VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch11
- VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Clock_gene
- VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
FSM_Moore
- altera Quartus II FSM使用 可設定時間波形，手動調整波形頻率。 (含電路)
TLC5510
- altera Quartus II TLC晶片控制 可控制暫存器，手動調整內碼。 (含電路)
AdderEmodelSim
- altera Quartus II modelSim 自動模擬搭配，內有範例。 (含電路)
encoder
- VHDL实现循环码编码，设计了三个单元。switch是一个开关，shifter是移位寄存器，encoder是主体。