资源列表
verilog_code
- 有用的verilog hdl实验用程序 配有截图
helloworld-ce
- Tensilica开发平台实例，此工程项目文件可用Xtensa软件打开。
pwm
- 在SPARTAN 3E开发平台上，利用其板子上一些I/O口或LED来实现PWM的设计 上传文件中pwm_ctrl是用picoblaze实现的PWM控制文件，另外一个则是在ISE设计中的顶层文件。
my_dcm
- 在xilinx的ISE环境中配置一个DCM组件，可进行查看程序运行的时间。通过串口与终端设备相连
1HZ-10MHZ-FPGA
- 等精度测频 FPGA程序，有很高的参考价值
signal-generator
- FPGA 信号发生器的程序，在实验板上调试成功
EDA
- 福州大学EDA实验代码,其中包含电子琴,DA转换器,时钟显示器等
Xil3SD1800A_MIG_ISIM_vlog_v92
- Xilinx DDR2存储器接口调试代码，主频167Mhz，嵌入了CHIPSCORP代码。
cpld-pwm
- 基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用
2
- 北京理工大学，VHDL课件，内容丰富，讲解十分详细！
vhdl_example
- VHDL的例子，太好了，我是这样认为的，许多看过的同事都有同样的感受。让大家一起进步。
verilog
- 这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究