资源列表
as
- 本人在初学时做的小小的程序,测试关联的用法,通过调试.可能有些帮助
verilog
- 有例程和VERILONG语言的描述,可能对初学者有用.如果谁有好的VERILONG自己写的程序,请大家上传一些,借鉴一下
CLOCK
- 可以调整时间和设置闹钟的数字钟(VHDL)
te187
- 基于高速串行BCD 码除法的数字频率计的设计
UART
- verilog设计的UART事例，适合于初学者
CIC
- 台湾国家晶元设计中心VHDL内部培训资料(CIC).pdf
cp
- 数字测频器，多信号测频，和标准频率比对 输出采样信号
jiaoyan
- 使用VHDL硬件描述语言边写的奇偶校验程序和3-8译码电路程序
vhdl
- 《数字信号处理的FPGA实现》所附代码全
hdb3
- HDB3码的VHDL实现 共三个模块：插入V、插入B以及单双极性变换
rom
- 基于vhdl的rom的描述,经过确定测试通过.
mainctrl
- 自己编得地铁售票系统，而且可能有点小bug，输入纸币，输出硬币，基本功能都有了。