CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 4200.01 .02 .03 .04 .05 ... 4323 »
  1. QPSK

    1下载:
  2. 这是用ISE编写的verilog语言的QPSK调制的代码-This is the QPSK modulation verilog language written with ISE code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:236.88kb
    • 提供者:陈磊
  1. AD9854(Altera)

    1下载:
  2. 这是个用FPGA编写的AD9854的驱动程序,它包含了FSK,PSK,ASK。-This is a written in FPGA driver of AD9854, it contains the FSK and PSK, ASK.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-14
    • 文件大小:391kb
    • 提供者:隼化劫
  1. AX301_jtag_uart_test

    1下载:
  2. 黑金AX301开发板,jtag口驱动及调试实验代码-AX301 development board,JTAG port driver and debug experiment code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-06
    • 文件大小:3kb
    • 提供者:张天奇
  1. FPGA-Source-Code_VHDL

    1下载:
  2. cypress fx2lp slave fifo fpga控制端源码-source code of FX2LP_SLAVE_FIFO CONTROLLER S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.12mb
    • 提供者:
  1. LabVIEW超级玛丽

    1下载:
  2. 用LabVIEW编写超级玛丽游戏程序,可以哦学习、、
  3. 所属分类:VHDL编程

    • 发布日期:2016-02-07
    • 文件大小:972.92kb
    • 提供者:YKTYJX@126.com
  1. m-sequence_gen

    1下载:
  2. m序列生成verilog代码,经过仿真测试,绝对可用,带仿真说明-M sequence generated Verilog code, after the simulation test, absolutely available, with the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:226.78kb
    • 提供者:zyy
  1. msk_modulation

    1下载:
  2. 用verilog硬件描述语言写的msk调制程序,可以拿来参考一下-With verilog hardware descr iption language to write msk modulation process, you can refer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-06
    • 文件大小:1kb
    • 提供者:yangdong
  1. fsk_two1

    1下载:
  2. 基于verilog的2fsk解调的程序,调试通过,有需要可以下载来参考-The 2fsk demodulation based verilog program, debugging through, there is a need to download reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:619byte
    • 提供者:yangdong
  1. MSK_top

    1下载:
  2. 基于verilog的MSK调制的程序,调试通过,有需要可以下载来参考 -Based on the MSK modulation verilog program, debugging through, there is a need to reference download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.1kb
    • 提供者:yangdong
  1. tlc549adc

    1下载:
  2. 利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC 的模拟量输入值,数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压, 然后与读取到的数据比较一下。注意:数码管显示的数据不是最终结果,还需要转换。 转换方法: 比如,采样电压值为V ,ADC转换后读取的8位二进制数为D,Vref为参考电压值,这里是2.5V 那么以下等式成立: V=(D/256)*Vref-Using the state machine to ac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:224.35kb
    • 提供者:王鸿雪
  1. Timing-

    1下载:
  2. 利用verilog设计的停车场中的计数器计时器和计费器,完成智能管理效果-Use the counter timer and meter parking lot in the Verilog design, intelligent management
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.53kb
    • 提供者:陆晓忆
  1. dac_900

    1下载:
  2. DAC900芯片驱动的Verilog语言描述,亲测可用。另外的是FIR滤波代码和DDS波形发生器的代码。既可单独使用,也可以整合在一起。-DAC900 chips driven Verilog language descr iption, pro-test available. Another is the FIR filter code and DDS waveform generator code. Either used alone or can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:42.18kb
    • 提供者:唐宏伟
« 1 2 ... .95 .96 .97 .98 .99 4200.01 .02 .03 .04 .05 ... 4323 »
搜珍网 www.dssz.com