CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .26 .27 .28 .29 .30 4231.32 .33 .34 .35 .36 ... 4323 »

  1. A4_Da_Top

    1下载：
  2. 利用AD、DA和VGA三个外设来实现简易示波器，DA外设发送正弦波给AD外设，AD外设解析成数字信号将数据送给VGA外设进行显示。在VGA上可以看到DA外设发送的波形、波形频率和波形峰峰值。(The simple oscilloscope is realized by using AD, DA and VGA peripherals. The DA peripheral sends sine wave to the AD peripheral, and the AD peripheral res

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-03-01
    • 文件大小：3.27mb
    • 提供者：电子鱼

  1. FPGA

    1下载：
  2. ⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-18
    • 文件大小：1kb
    • 提供者：孟欢520

  1. shift&scrambler

    1下载：
  2. shift &scramble codes and it tb

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-04-27
    • 文件大小：5kb
    • 提供者：longtian0524

  1. VerilogUart_Modelsim

    1下载：
  2. 使用Verilog编写的UART ，用Modelsim仿真工程。(use Verilog Write UART Program, Modelsim simmulate the project)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-01-10
    • 文件大小：46kb
    • 提供者：myBuf

  1. elevator

    1下载：
  2. 八层电梯，有密码开关，警报开关，quartusⅡ综合，cycloneⅤ的板子(There are password switches, alarm switches, and eight layers of elevator display, Quartus II synthesis, cyclone V board.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. CORDIC_ATAN

    1下载：
  2. FPGA实现反正切功能，工程原件，包括测试文件，能够很好实现该功能(FPGA implements arctangent function, original engineering)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-14
    • 文件大小：6.25mb
    • 提供者：TX_77846

  1. USB2.0的IP核（详细verilog源码和文档）

    1下载：
  2. USB2.0的IP核（详细verilog源码和文档）.rar

  3. 所属分类：VHDL编程

    • 发布日期：2018-11-08
    • 文件大小：191.76kb
    • 提供者：xlpuestc

  1. 基于AlteraFPGA的DpramIPcore设计

    1下载：
  2. 基于altera fpga的dpram ipcore 设计，包含整个工程和modelsim仿真文件。读写地址及读写使能是通过数据产生模块来产生。

  3. 所属分类：VHDL编程

  1. 09_ddr3_test

    1下载：
  2. 利用vivado的MIG控制器来实现DDR3的读写(Using vivado's MIG controller to realize DDR3's read and write)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-11-22
    • 文件大小：22.98mb
    • 提供者：赵建奇

  1. ethernet_ip_verilog

    1下载：
  2. 以太网的ip,用verilog写的，包含testbench,用于FPGA以太网设计参考

  3. 所属分类：VHDL编程

    • 发布日期：2018-11-26
    • 文件大小：140.16kb
    • 提供者：djmpig

  1. 三速以太网verilog代码

    1下载：
  2. 三速以太网verilog代码，包括仿真环境等文件。非常详细的源码

  3. 所属分类：VHDL编程

  1. Altera官方FPGA电机控制的中文文档

    1下载：
  2. Altera官方FPGA电机控制的中文文档，很不错的参考资料(Altera Official FPGA Motor Control Chinese Document, Good Reference)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-14
    • 文件大小：453kb
    • 提供者：Chris_X
« 1 2 ... .26 .27 .28 .29 .30 4231.32 .33 .34 .35 .36 ... 4323 »
搜珍网 www.dssz.com