CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .30 .31 .32 .33 .34 4235.36 .37 .38 .39 .40 ... 4322 »

  1. test

    1下载：
  2. 用fpga实现抢答器功能，包含源程序，可以直接运行。(FPGA is used to implement the function of answering machine, including the source program, which can run directly.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. Verilog HDL

    1下载：
  2. 2015年全国电子设计大赛F题，时间间隔测量模块，占空比测量模块，ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-29
    • 文件大小：2048
    • 提供者：鹤鹤鹤鹤

  1. ad5764Verilog

    1下载：
  2. AD5764配置程序 ，使用verilog编写，希望能够帮助大家(AD5764 configuration program, written in verilog, I hope to help everyone)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-14
    • 文件大小：7005184
    • 提供者：SUBZERO

  1. E7_3

    1下载：
  2. 对基于符号LMS算法的自适应均衡器进行仿真。要求分别进行算法的性能仿真、生成FPGA测试用的输入信号、仿真权值在运算过程中的数据范围(The adaptive equalizer based on the symbol LMS algorithm is simulated. The performance simulation of the algorithm is required, the input signal for FPGA test is generated, and the da

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-15
    • 文件大小：950272
    • 提供者：SEXYLADY

  1. 滤波器实验报告

    1下载：
  2. 设计一个 1MHz 的 FIR 低通滤波器。 要求： ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits，符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真，并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-06-10
    • 文件大小：342016
    • 提供者：羊羊驼

  1. hdmi

    1下载：
  2. HDMI协议的Verilog实现，通过对RGB三个通道分别进行TMDS编码完成，纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-13
    • 文件大小：7168
    • 提供者：frostmorne

  1. uart

    1下载：
  2. 电脑端发送数据与FPGA接收数据程序，uart模块，以及一部分项目里包含的其他的程序(Program for sending data from computer and receiving data by FPGA, UART module)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-26
    • 文件大小：18400256
    • 提供者：godxun

  1. axi lite 接口

    1下载：
  2. 该文件完成了简单的axi lite 接口协议 Verilog 语言编程。欢迎交流讨论

  3. 所属分类：VHDL编程

  1. xilinx_usb_drivers_win10_x64

    1下载：
  2. win10的xilinx usb驱动，较新版本(Xilinx USB driver for win10, newer version)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-23
    • 文件大小：470016
    • 提供者：yuyangfei

  1. multi

    1下载：
  2. 基于Verilog HDL 的乘法器，可以实现一些功能的计算(Multiplier based on Verilog HDL)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-07
    • 文件大小：325632
    • 提供者：五小客

  1. SystemC片上系统设计

    1下载：
  2. SystemC片上系统设计, 大学课本, 仅供学习参考(SystemC system-on-chip design, university textbook, for reference only)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-03-21
    • 文件大小：16185344
    • 提供者：Homway

  1. oled

    1下载：
  2. 驱动0.96寸的oled显示数字和字母，(Drive 0.96 inch OLED to display numbers and letters.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-04-28
    • 文件大小：4020224
    • 提供者：木木10
« 1 2 ... .30 .31 .32 .33 .34 4235.36 .37 .38 .39 .40 ... 4322 »
搜珍网 www.dssz.com