CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 4304.05 .06 .07 .08 .09 ... 4322 »
  1. Motion_control

    3下载:
  2. 用verilog语言编写的步进电机加减速控制算法,可选择梯形曲线或S型曲线算法-Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:1723392
    • 提供者:taocheng
  1. Bit_synchronization

    3下载:
  2. 这是一个位同步的FPGA完整代码,是用Verilog写的,其中包括分频、时钟、时钟提取等各模块以及顶层文件,做调制解调的朋友可以-This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulation and demodulation of a frien
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:3072
    • 提供者:
  1. I2C-peizhi

    3下载:
  2. 利用i2c配置adv7180 将模拟信号转成数字信号bt656-i2c configuration adv7180
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-11
    • 文件大小:16384
    • 提供者:ALVA
  1. jpeg_hardware.tar

    3下载:
  2. 用FPGA实现的JPEG压缩器,可以直接使用,内含完整文档说明-This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second at the maximum resolution 352x288 (on XC2V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:868485
    • 提供者:
  1. VIP_scaler

    3下载:
  2. FPGA处理图像缩放的工程模块,是在Quartus II里面调用VIP中的Scaler IP核做的-FPGA processing project module, image scaling is done in the Quartus II which calls VIP Scaler IP Core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:11883
    • 提供者:laiqingsong
  1. ste_svpwm

    3下载:
  2. 实用Verilog编写的SVPWM程序,产生出SVPWM波形,可用于实现同步电机或者异步电机的空间矢量控制算法。-Practical Verilog of SVPWM written procedures, resulting in the SVPWM waveform can be used to implement the space vector control algorithm of the synchronous motor or induction motor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:3335168
    • 提供者:zhouming
  1. video_stream_scaler

    3下载:
  2. 该模块能对视频分辨实时缩放,采用最近邻域和双线性差值算法。该模块可以实时配置输入输出的分辨率、缩放因子,缩放算法类型等参数,也可在编译时采用默认配置。-The Video Stream Scaler (streamScaler) performs resizing of video streams in a low latency manner, resizing with either bilinear or nearest-neighbor modes.The core offers run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-11
    • 文件大小:11752448
    • 提供者:高军
  1. AD9957_Signal_Generate

    3下载:
  2. AD9957芯片通过FPGA配置的verilog程序,要自建工程,代码测试完全可用-AD9957 chip FPGA configuration verilog program, to be self-built project, code test is completely available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:863
    • 提供者:张赫轩
  1. tse_datapath_reference_design

    3下载:
  2. altera FPGA实现千兆以太网数据通信的程序源代码-altera FPGA Gigabit Ethernet data communication program source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-24
    • 文件大小:5926912
    • 提供者:tubaba
  1. QPSK_T

    3下载:
  2. QPSK解调器的FPGA实现,VERILOG源码-FPGA implementation of QPSK demodulator,VERILOG source
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-06
    • 文件大小:4071290
    • 提供者:姜新洲
  1. fib

    3下载:
  2. 一个基于VHDL编程的可用于FPGA实现的斐波那契数列计算器- implemented a circuit in VHDL that calculates Fibonacci numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:6144
    • 提供者:andyxing
  1. FPGA控制的红外循迹小车

    3下载:
  2. FPGA控制的红外循迹小车八个传感器利用PWM进行控制转弯和前进后退可以自启动
  3. 所属分类:VHDL编程

« 1 2 ... .99 .00 .01 .02 .03 4304.05 .06 .07 .08 .09 ... 4322 »
搜珍网 www.dssz.com