CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 4301.02 .03 .04 .05 .06 ... 4322 »
  1. dpll

    3下载:
  2. 基于Verilog的数字锁相环。包括三个模块,数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成-Verilog-based digital PLL. Consists of three modules, the digital phase detector DPD, digital loop filter DLF, digitally controlled oscillator DCO three parts
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-27
    • 文件大小:668875
    • 提供者:栾帅
  1. rs-codec-8-16

    3下载:
  2. RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-13
    • 文件大小:27523
    • 提供者:饶进平
  1. Fingerprint_Identify

    3下载:
  2. 本项目名称是:基于FPGA的指纹识别模块设计。 主要内容为:本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片,通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取,然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理,得到清晰的指纹图象,再从清晰的指纹图象中提取指纹特征点,存入外部FLASH作为建档模板。指纹比对时,采用同样的方法获得清晰的指纹图像,建立比对模板,然后将比对模板与建档模板利用点模式匹配
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:191002
    • 提供者:xiaoxu
  1. DDC

    3下载:
  2. 直接数字频率合成dds源码,cos三角函数生成代码,及测试代码,用于ddc前端测试的testbench。-direct digital frequency sysnthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-20
    • 文件大小:25162
    • 提供者:wq
  1. DHT22

    3下载:
  2. 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试.-The Quartus II software is written in the Verilog HDL language and communication of temperature and h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1282986
    • 提供者:yuantielei
  1. BP062-BU-01000-r0p0-00rel0[1][1].tar

    3下载:
  2. AXI协议检查器,由ARM公司开发对于想开发AXI master和slave模型的ASIC设计人员非常有用!-AXI protocol checker, developed by ARM to develop for the AXI master and slave model is very useful ASIC designers!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:313324
    • 提供者:李忠孝
  1. F7-2VT-1DR

    3下载:
  2. 2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-2-way video PDH' s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
  3. 所属分类:VHDL编程

    • 发布日期:2013-09-15
    • 文件大小:461987
    • 提供者:tr
  1. fft2

    3下载:
  2. 512点8位基2fft程序。基于 vhdl/verilog。已仿真布线通过。-512 points, eight base 2fft program. Based on vhdl/verilog. Simulation layout has been adopted.
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-24
    • 文件大小:20453
    • 提供者:包鼎华
  1. DHT22_v1.1

    3下载:
  2. 我以前曾发过V1.0版的,这是此版的修正版v1.1,修正了以前版本中的一个错误,即只能读一个数据后就再也读不出温度数据的错误。 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试. -I' ve once spoke V1.0 version, whic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:1094781
    • 提供者:yuantielei
  1. sd_slave_device

    3下载:
  2. verilog source code for SD card SLAVE DEVICE IP-Core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-27
    • 文件大小:14934
    • 提供者:Antti Lukats
  1. aips7108.tar

    3下载:
  2. SATA 仿真模型 SATA 仿真模型-Simulation Model SATA SATA SATA simulation model simulation model
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-25
    • 文件大小:17651021
    • 提供者:罗宇平
  1. bianma

    3下载:
  2. 脉冲按键电话按键显示器:设计一个具有7位显示的电话按键显示器,显示器应能正确反映按键数字,显示器显示从低位向高位前移,逐位显示按键数字,最低位为当前显示位。 2.七位数字输入完毕后,电话接通,扬声器发出“嘟——嘟”接通声响,直到有接听信号输入。 3.若一直没有接听,10秒钟后,自动挂断,显示器清除显示,扬声器停止,直到有新号码输入。 -Pulse button phone keypad display: design a seven display phone keypad
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-12
    • 文件大小:9256
    • 提供者:陈莉
« 1 2 ... .96 .97 .98 .99 .00 4301.02 .03 .04 .05 .06 ... 4322 »
搜珍网 www.dssz.com