CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 264.65 .66 .67 .68 .69 ... 4323 »
  1. dianti

    1下载:
  2. 用verilog写的电梯控制器内附测试文件和实验报告 -Use verilog to write elevator controller with the test documentation and test reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-06
    • 文件大小:652.77kb
    • 提供者:黎德才
  1. v5_config

    1下载:
  2. xilinx v5的在线,上位机配置程序-xilinx v5 configuration
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-26
    • 文件大小:1.21mb
    • 提供者:chen
  1. CPUVHDL

    1下载:
  2. CPU+VHDL代码及详细注释\一个老外写的 200多行代码-CPU+ VHDL code and detailed notes \ a foreigner wrote more than 200 lines of code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:31.58kb
    • 提供者:阿德陈
  1. spi_master_control

    1下载:
  2. VHDL SPI 控制器FPGA官网提供-VHDL SPI controller FPGA to provide official website
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:655.21kb
    • 提供者:lonely_vv
  1. Testbenching-Example

    1下载:
  2. FPGA设计测试用例介绍PPT文档,对于初写测试用例很有帮助。-FPGA Design of test cases to introduce PPT files, helpful for the beginning of writing test cases.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:45.96kb
    • 提供者:yang
  1. Freq_4

    1下载:
  2. 伺服电机编码器四倍频源程序,已经在工程中应用。非常有用。-it is important,it has been use in my project.i hope it is useful to everyone
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-28
    • 文件大小:176.56kb
    • 提供者:张林
  1. FPGA_SPI_Trans

    1下载:
  2. FPGA模拟SPI与MSP430通讯Verilog程序-A verilog program of fpga talks to mcu msp430 using spi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:978byte
    • 提供者:卢山
  1. shift

    1下载:
  2. E1接收部分主要功能是实现从输入的差分线路数据中恢复出2.048M线路时钟并将数据解码输出。包括解码和线路时钟恢复两模块。-E1 to receive some of the major functions of the difference from the input data lines to recover a clock and data lines 2.048M decoder output. Including decoding and clock recovery circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:86.65kb
    • 提供者:liusen
  1. multiplier

    1下载:
  2. 该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。 其乘法原理是:乘法通过逐项移位相加原理来实现,从被乘数的最低位开始,若为1,则乘数左移后与上一次的和相加;若为0,左移后以全零相加,直至被乘数的最高位。-The multiplier is 8-bit adder consisting of time-series design to the 8-bit multiplier. The multiplication principle is: the sum of multiplica
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:101.06kb
    • 提供者:lsp
  1. 202206

    1下载:
  2. 十字路口交通灯的设计,基于EDA VHDL语言编写,内容比较全面-Traffic lights at the crossroads of design, EDA VHDL-based languages, as a more comprehensive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:97.86kb
    • 提供者:gc
  1. design

    1下载:
  2. The verilog implementation of 8-point FFT in verilog. Radix 2 Decimation in Frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:9.97kb
    • 提供者:Hong-soo
  1. ADControl

    1下载:
  2. 用verilog实现,ADC控制,源代码,可进行仿真-Verilog with the realization of, ADC control, source code, can be simulated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:135.73kb
    • 提供者:代鑫
« 1 2 ... .59 .60 .61 .62 .63 264.65 .66 .67 .68 .69 ... 4323 »
搜珍网 www.dssz.com