CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 4177.78 .79 .80 .81 .82 ... 4323 »
  1. alt_flash_prog

    0下载:
  2. 这是在ALTEAR上使用的代码。他是用来NOIS II开发的代码。可以用的。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:14.76kb
    • 提供者:luojie
  1. memory_cores2.tar

    0下载:
  2. 内存的硬件语言描述,特别好的。比较适合做IC设计的开发人员。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:14.27kb
    • 提供者:雷虎宝
  1. jiaotongdeng_mealy2

    0下载:
  2. 自编的交通灯程序,使用VHDL语言,使用状态机模式。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.08kb
    • 提供者:韩彬
  1. VerilogHDL

    0下载:
  2. 用VERILOG语言总结了常用代码 非常有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:37.22kb
    • 提供者:tanghuailu
  1. phase_detector_top_v1.1

    0下载:
  2. 使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:224.84kb
    • 提供者:占敖
  1. updowncnt

    0下载:
  2. 加减计数器,其实也没什么,想要就拿去了,给我拿别人的东西才重要
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:887byte
    • 提供者:kenla
  1. ps2

    0下载:
  2. PS/2通讯协议是一种双向同步串行通讯协议。通讯的两端通过Clock(时钟脚)同步,并通过Data(数据脚)交换数据。任何一方如果想抑制另外一方通讯时,只需要把Clock(时钟脚)拉到低电平。一般两设备间传输数据的最大时钟频率是33kHz,大多数PS/2设备工作在10~20kHz。推荐值在15kHz左右,也就是说,Clock(时钟脚)高、低电平的持续时间都为40μs。每一数据帧包含11~12个位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:910byte
    • 提供者:程银洲
  1. 22SystemVerilog

    0下载:
  2. SystemVerilog 介绍  对初学者很有好处 
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:576.29kb
    • 提供者:saf
  1. spi

    0下载:
  2. SPI总线,VHDL语言,硬件描述语言源码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.33kb
    • 提供者:郑文棋
  1. core_arm.tar

    0下载:
  2. vhdl的arm核 包含testbench
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:650.9kb
    • 提供者:dc
  1. memory_cores.tar

    0下载:
  2. memory 的行为模型 适合仿真平台搭建
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.37kb
    • 提供者:dc
  1. jtag.tar

    0下载:
  2. jtag的verilog 代码 包含boundary ce
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:330.5kb
    • 提供者:dc
« 1 2 ... .72 .73 .74 .75 .76 4177.78 .79 .80 .81 .82 ... 4323 »
搜珍网 www.dssz.com