CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 4177.78 .79 .80 .81 .82 ... 4323 »
  1. DIGITLOCK

    1下载:
  2. 该程序使用VHDL在BASYS2板上实现了数字密码锁的设计,平台为Xilinx12-The program uses VHDL realization of the digital board in BASYS2 lock design platform for Xilinx12
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:440.22kb
    • 提供者:盛斌
  1. FPGADE270CACULATOR

    1下载:
  2. 本文介绍了一个简单的计算器的设计,该设计采用了现场可编程逻辑器件FPGA设计,并基于VHDL语言实现加减乘除功能,并用十进制显示在LCD1602上。-This article describes a simple calculator design that uses a field programmable logic device FPGA design and VHDL language based on arithmetic functions, and decimal display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-01
    • 文件大小:3.24mb
    • 提供者:南宫崔浩
  1. DSB

    1下载:
  2. FPGA中实现的DSB的AM调制,带Modelsim仿真,实际测试通过:载波频率,信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1.28mb
    • 提供者:王佳兴
  1. FSK

    1下载:
  2. FPGA实现FSK调制,带Modelsim仿真,实际系统测试通过,载波信号,信号频率等可调。-FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:785kb
    • 提供者:王佳兴
  1. MIPS_32numbers_32bits

    1下载:
  2. MIPS架构下的32位32个寄存器组的verilog源码-MIPS architecture 32 32 register banks verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:679byte
    • 提供者:daniel
  1. dds(9854)_test(sin_cos)(EP1C6)

    1下载:
  2. 通过FPGA控制DDS(AD9854)输出120M一下的双路正交信号,实现在通信和控制领域的应用。-Controlled by FPGA DDS (AD9854) output 120 m the dual orthogonal signal, realize the application in the field of communication and control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-18
    • 文件大小:118kb
    • 提供者:yanghang
  1. jiajian

    1下载:
  2. 利用Verilog语言编写的按键实现数码管显示数字的加减,通过三个按键分别实现加1和减1操作 以及复位操作,BASYS2开发板验证。-Verilog language use buttons to achieve digital display digital subtraction achieve plus one and minus one operation and reset operation, BASYS2 development board were verified by thr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:864.45kb
    • 提供者:孙伟
  1. SDRAM-verilog

    1下载:
  2. SDRAM控制器.用verilog实现SDRAM的读写操作。-sdram coll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-06
    • 文件大小:17kb
    • 提供者:胡马
  1. simple-pipeLine-CPU

    1下载:
  2. 简单的流水线CPU实现,基于MIPS指令集。-Simple pipelined CPU implementation, based on the MIPS instruction set.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7.2kb
    • 提供者:
  1. t_sensor

    1下载:
  2. 数字温度计的Verilog实现,有时钟控制模块,显示模块,温度计控制模块。-digital temperature sensor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.2mb
    • 提供者:刘昊
  1. sss

    1下载:
  2. 使用Verilog语言编写源代码.调用一些基本的IP核,如DCM模块、DDS模块ChipScope模块、乘法器模块等来实现调制.最后通过编程并利用FPGA板子实现AM、DBS、SSB的调制。-Using Verilog language source code. Invoke some basic IP cores, such as DCM module, DDS module ChipScope modules, multiplier module to achieve modulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:1.74mb
    • 提供者:Blus
  1. 9854_VERILOG

    1下载:
  2. AD9854的FPGA程序,经过试验,全都好使,带有注释,方便开发-The FPGA program AD9854, tested, all so that, with the notes to facilitate the development of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:colin
« 1 2 ... .72 .73 .74 .75 .76 4177.78 .79 .80 .81 .82 ... 4323 »
搜珍网 www.dssz.com