资源列表
microcontroller
- vhdl程序，实现了一个microcontroller,控制数据的数学运算。
encode
- Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
ExpandDataBit
- Quartus下的数据扩展工程，可以直接运行查看波形
jkchu
- jk触发器，自己尝试编辑的，用状态机实现，可以
fenpin
- 分频器，自己尝试编辑的，20和40分频，可以
quanjia
- 全加器，使用宏功能模块，并附有波形仿真图
zhuangtai
- 状态机的典型饮用，可供学习模仿之用，四个状态，简单易学
viterbi
- 介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
CORDIC
- 介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
multiple
- 介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
couuseware_Verilog_QingHuaUniversity
- 次文件乃清华大学的VerilogHDl语言的教学课件，电子专业搞硬件开发的可以参考参考！