CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... 64 65 66 67 68 6970 71 72 73 74 ... 4322 »
  1. CY7C68013.rar

    2下载:
  2. USB2.0的Verilog实现,含有完整的FPGA代码,Use Verilog to implement the USB2.0 protcol
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-20
    • 文件大小:600474
    • 提供者:XCP
  1. car1.rar

    2下载:
  2. 基于FPGA控制的红外循迹小车,八个传感器,利用PWM进行控制转弯和前进后退,可以自启动,FPGA-based infrared tracking control car, eight sensors, using PWM to control turning and forward and back, you can self-starting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:424101
    • 提供者:shi jiaying
  1. 调幅发射机的设计

    2下载:
  2. 高频设计,调幅发射机的设计!以及电路模块-High-frequency design, the AM transmitter design! And the circuit module
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-08
    • 文件大小:74943
    • 提供者:毛杰
  1. A/D转换芯片TLC2543的verilog编程

    2下载:
  2. A/D转换芯片TLC2543的verilog编程,根据TLC5243的datasheet编写,程序简单,结构清晰,可以借鉴应用-A/D converter chip TLC2543 the verilog programming
  3. 所属分类:VHDL编程

    • 发布日期:2016-12-11
    • 文件大小:1024
    • 提供者:
  1. memristor

    2下载:
  2. 忆阻器的SPICE建模模型说明及仿真结果说明-Memristor SPICE modeling and simulation results show that the model describes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:89768
    • 提供者:海到无涯
  1. CAN_IP.rar

    2下载:
  2. 这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。,This is a IP core of the CAN bus controller written by the Verilog HDL. whose structure is similar with SJA1000,supporting the protocol of CAN2.0B.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:61275
    • 提供者:普林斯
  1. DW8051.rar

    2下载:
  2. Synopsys 公司的DW8051源代码,用verilog编写的,代码很完整,可以仿真,对采用8051核做嵌入式的人很有帮助,Synopsys company DW8051 source code, written with Verilog, the code is complete, can be simulated using 8051 nuclear helpful people who do Embedded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-14
    • 文件大小:68464
    • 提供者:jy
  1. FPGAAD9280LED.rar

    2下载:
  2. 用FPGA cyclone控制AD9280后,将结果用LED的明暗来表示,8位数据分两次显示。,AD9280 control using FPGAcyclone will be the result of the use of LED lighting to show that, in two 8-bit data display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-16
    • 文件大小:2172
    • 提供者:闻闻
  1. baseband_verilog.rar

    2下载:
  2. verilog实现的基带信号编码,整个系统分为六个模块,分别为:时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器,verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:26940
    • 提供者:刘新
  1. cordic.rar

    2下载:
  2. 使用CORDIC算法求算反正切值,非常实用,大家可以下来,The use of CORDIC algorithm calculating arctangent value, very useful, we can down
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:1088
    • 提供者:江山
  1. elevltor

    2下载:
  2. 八层电梯的控制器,verilog实现。内附有详细源码。--The controller of three 8-level elevators, designed with Verilog. The design is detailedly represented in the DOC as well as the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:642672
    • 提供者:shenge
  1. fpga_jpeg

    2下载:
  2. 图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:103710
    • 提供者:沧海一笑
« 1 2 ... 64 65 66 67 68 6970 71 72 73 74 ... 4322 »
搜珍网 www.dssz.com