资源列表
top_vga
- 产生VGA彩条信号(Verilog 语言）-Generate VGA signal
telephone
- 实现长途电话，市话的计时，还有免费电话 在verilog中用状态机实现-The achievement of long-distance calls, the city of the time, then, there are toll-free number in verilog state machine used to achieve
dds32_1
- 频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序-Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program
inverse_counter
- 利用ALTERA的DE2实现4位可逆计数器，并进行7段译码显示，VHDL编写-4-bit counter with 7-segment display using VHDL
bram_shift_reg_w16x3072
- 使用 xilinx blockram 做连续shift 在图像处理中 做多行缓存很方便-Using blockram Xilinx as a continuous shift in the image processing to do more than the cache is convenient
serial_crc
- VHDL源代码,资源多多共享,不懂的地方多多指教
ad80141_intf
- FPGA，Verilog实现AD80141-Verilog，实现AD80141
led-8-display
- matrax keyboard and led display program C
writ
- GUSS里面的读模块，具有非常高的利用价值，主要就是几个参数的读更新以及输出。-Inside the GUSS read module, has very high use value, is the main parameters and output read update
wu2
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。
Vpwm
- 按键可调占空比的PWM波产生程序。语言：VHDL-Button adjustable duty cycle of the PWM wave generator. Language: VHDL
8a
- 2 Flip Flops in VHDL