资源列表
subtractor5
- 5进制减法器 输入时钟信号 和reset信号 输出信号为二进制数-5 hex subtractor
Loudspeaker-module
- 通过触发信号使蜂鸣器发出乐声：7、4、1（高音部）-Through the trigger signal make buzzer send music: 7, 4, 1 (Alt)
wr_rd_all_registers_test
- This a vhdl code for colour converter fpga code for testing write and read transfers code-This is a vhdl code for colour converter fpga code for testing write and read transfers code
VHDL-description-
- 2选1多路选择器的VHDL描述四种方法.txt 对于实现同一功能的电路，有不同的描述方法；另一方面，对于既定的电路功能，对应的电路结构不是唯一的，可以对应不同的电路结构，取决于综合器的基本元件库的来源、优化方向和约束的选择。- 2choose 1 multichannel selector VHDL descr iption of four kinds of methods. TXT To realize the same function circuit, there is the
addr
- M4A564/32 CPLD VHDLＡ程序，调试可用,51扩展.
RAM.ZIP
- VHDL CODE FOR RAM AND ROM
CPU11111
- altera提供的sdram ip核例程，简单易懂。采用burst8模式。 -altera provided by the sdram ip core routines, easy to understand. Using burst8 model.
jiaotongdeng
- 实现十字路口的交通灯控制，分主干道和次干道显示。-traffic lighter，display
fcfs
- First come First serve Algorithm
1
- 基于FPGA的IIC传输协议的实现，已经验证可以使用-FPGA-based implementation of IIC protocol has been verified using
parity_chk_32
- 这是一个32位的奇偶校验程序,VHDL代码,可用于FPGA.-32 bit parity check
QEP_FOR_ENCODER
- ALTERA MAX Ⅱ EPM570上QEP的源码，已经通过测试。-ALTERA MAX Ⅱ EPM570 source code on the QEP has been tested.