资源列表
1602 clock
- 简单显示时间功能 时-分-秒 以及 文字(Simple display time function - minute seconds and text)
BMD_design_gen2_x4_with_Chipscope
- PCIE BDM官方实例，xapp1052(PCIE BDM XAPP1052 FROM XILINX)
Altium_error
- 详细演示了DXP软件中在布线过程中自动报错的使用技巧-Detailed demonstration of the DXP software error in the routing process to use automated techniques
EDA_BOOK
- 潘松编写的EDA书籍！学习FPGA的好帮手！-Pinson prepared by the EDA books! Learning FPGA a good helper!
H.264-VHDL
- h.264的VHDL编码，附带文档，绝对有用-h.264 the VHDL code, the documentation that came with absolutely useful
PCIe-Transceiver
- altera 关于PCIe的应用文档，并给出了实验例程，有很好的参考价值-altera PCIe Ttransfer code。
DDS
- FPGA实现三通道DDS信号源Verliog程序-FPGA to achieve three-channel DDS signal source Verilog program
arm-register-verilog
- 用verilog描述语言实现的4位、32位、arm寄存器。-Verilog descr iption language with 4-bit, 32-bit, arm register.
pwm_sine2
- pwm_sine2实现了基于PWM 的正弦脉宽调制，输入到低通滤波器后，输出就是正弦 波-pwm_sine
3.2_TFT_LCD_Datasheet
- ILI9320 + touch datasheets-ILI9320 + touch datasheets....
stratixVGX_5sgxea7_si
- Altera公司的stratixV GX_5sgxea7 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation stratixV GX_5sgxea7 series of schematic and pcb files, note that the capture and pdf format schematic and allegro P
firfilterPfpga
- FIR滤波器的仿真，使用ISE软件verilog语言。其中滤波器系数为matlab产生的.coe文件，并产生testbench文件进行仿真。-FIR filter verilog coe testbench