CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .89 .90 .91 .92 .93 4194.95 .96 .97 .98 .99 ... 4322 »
  1. saopin_saveV2

    1下载:
  2. 在FPGA中利用DDS的原理实现了扫频功能并使用高速的AD采集数据,同时完成了数字峰值检波,并配合高速DA实现数据的输出-Use DDS principle in the FPGA to achieve the sweep function and use of high-speed data acquisition AD, while the completion of the digital peak detection, and with high-speed data output DA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12529539
    • 提供者:刘军
  1. ThetrainingcourseofXilinxcompany

    0下载:
  2. xilinx公司2007年上海培训课程资料,主要是PPT。非常好的资料-xilinx Shanghai in 2007 training material, mainly PPT. Very good information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12529543
    • 提供者:徐小明
  1. Verilog_HDL-examples

    0下载:
  2. 黑金动力社区关于各种verilog的例程-Of black money motivation Community routines on various verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:12531719
    • 提供者:李政政
  1. cw

    0下载:
  2. 用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的-signal source for altera by ip coresignal source for altera by ip coresignal source for altera by ip coresignal source for altera by ip coresignal source for alte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12539597
    • 提供者:李芳
  1. ASIC

    0下载:
  2. 西安交大asic课件,对于数字集成电路的学习有帮助,经典-Xi' an Jiaotong University asic courseware for learning to help digital integrated circuits, classic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12541933
    • 提供者:李政政
  1. USB_1.1IP核

    0下载:
  2. 这是USB的一个机遇FPGA的IP核设计。欢迎大家使用
  3. 所属分类:VHDL编程

    • 发布日期:2011-12-31
    • 文件大小:12554718
    • 提供者:steeflian
  1. Verilog-design-and-identify-book

    0下载:
  2. 找到这本书的完整版了。呵呵,贴出来和大家共享。这是本好书,我买了一本作为Verilog的参考书。这本书语法部分集中,便于查阅,此外讲了很多实用的设计思想。最重要的是本书薄,可以完整看完。强烈推荐。 (如果只是查阅,电子版就可以,如要完整学习,建议还是买纸质版的)-Find the full version of this book. I posted and share. This is a good book, I bought a reference book as Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12572063
    • 提供者:杨光
  1. TFT_FullDisp_V2.0

    0下载:
  2. Verilog HDL 语言构建驱动TFT LCD显示屏的详细方案设计-Verilog HDL language construct drive TFT LCD displays detailed program design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:12587008
    • 提供者:刘明来
  1. VHDL-Made-Easy

    0下载:
  2. Intended for both hardware and sofware designers interested in learning VHDL.HDL (Hardware Descr iption Languages) expertise is a critical, distinguishing skill that is essential to a successful career as an electronics designer. With the booming com
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12593545
    • 提供者:impavide
  1. FIR_filter

    0下载:
  2. 基于FPGA实现FIR滤波器功能 使用芯片为EP2C8Q208C8N,实现FIR滤波器的设计,使用Verilog语言编程,本例子有工程文件、仿真、波形,经过测试可以使用。-FIR filter function based on FPGA chip to use EP2C8Q208C8N, achieve FIR filter design using Verilog language programming, the present examples are engineering doc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12593776
    • 提供者:陈怡然
  1. PAIRCRASH

    0下载:
  2. 基于ALTERA公司的NIOSII的对对碰游戏的设计-NIOSII based on ALTERA s right right touch of the game design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12595348
    • 提供者:王超
  1. FPGA

    0下载:
  2. 主要是fpga学习资料,里面含有fpga设计案例分析和主要程序讲解,是学习和实践的资料。-Mainly fpga learning materials, which contains the fpga design case studies and the main program to explain, is the study and practice of information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:12598598
    • 提供者:薛金龙
« 1 2 ... .89 .90 .91 .92 .93 4194.95 .96 .97 .98 .99 ... 4322 »
搜珍网 www.dssz.com