CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 4193.94 .95 .96 .97 .98 ... 4323 »
  1. vhd-train

    0下载:
  2. 这些是FPGA的一写资源,希望对大家有所帮助啊-These are the FPGA resources of a write, I hope all of you to help ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.89mb
    • 提供者:王飞
  1. master_slave

    2下载:
  2. AXI4-Lite总线的主从机读写,例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-05-17
    • 文件大小:11.9mb
    • 提供者:Zhongzi123
  1. Altera-Lab-5

    0下载:
  2. Altera Lab 5 for DE1 - Manual and Solution
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.91mb
    • 提供者:Azkan
  1. FPGA

    0下载:
  2. 一本关于学习fpga的PDF文件,比较适宜初学者阅读。我是真的想下载该网站的一个文件。请通融-something about fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.91mb
    • 提供者:hq
  1. video_add_program

    0下载:
  2. 改文件为OPENHW嵌入式大赛的获奖项目,主要做的视频叠加,很有参考价值-Change the file for OPENHW embedded contest winning projects, mainly to do video overlay, great reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:11.91mb
    • 提供者:汤欲涛
  1. LM32_ZTEX_Spartan6

    0下载:
  2. LatticeMico32 soft processor porting to ZTEX (Spartan6) board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.91mb
    • 提供者:d4rkin9
  1. M-series-digital-signal

    0下载:
  2. 第一路用于产生一个10Mbps的M序列,第二路产生10Kbps到100Kbps的M序列,数据率可以按10Kbps步进。-The first way to generate a sequence of M 10Mbps, the second way to produce 10Kbps to 100Kbps M-sequence data rate can 10Kbps steps.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.91mb
    • 提供者:蒋欧
  1. PA3_StarterKit_FPGA_DF

    0下载:
  2. ACTEL A3P StartKit FPGA开发全套文挡(含测试源码)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.92mb
    • 提供者:nanotalk
  1. net_1c12_911

    0下载:
  2. lan911的vhdl源代码,这是一款通用的网口芯片。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.92mb
    • 提供者:刘哲
  1. cycloneiii_3c16_signal

    0下载:
  2. 基于FPGA,DDS原理的双路正弦波信号发生器,含有与msp430通信模块程序。-Based on FPGA, DDS principle of dual sine wave signal generator, communication modules contain msp430 procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.92mb
    • 提供者:王佳兴
  1. verilog_tech

    0下载:
  2. 本文介绍Verilog HDL语言的发展历史和它的主要能力。并对各种使用进行详细讲解。-This article describes the development of Verilog HDL language and its history, the primary capacity. And explain in detail the various use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.93mb
    • 提供者:陈建
  1. led2

    0下载:
  2. niosii+qsya实现的soc简易流水灯程序,适合初学者,。-Niosii+qsya SOC simple light water lamp program for beginners,.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.94mb
    • 提供者:hcl
« 1 2 ... .88 .89 .90 .91 .92 4193.94 .95 .96 .97 .98 ... 4323 »
搜珍网 www.dssz.com