资源列表
PSKmodulation
- 利用硬件描述语言VHDL实现的数字信号PSK调制-A VHDL program to realize the PSK modulation of digital signals
Desktop
- crc校验码verilog代码，24bits，按原理写的代码-cyclic redundancy check 24 bits verilog
spi
- 基于CPLD的用SPI控制pwm的源码，用VHDL编写，已经测试，可以直接使用
fir
- FIR滤波器，使用Verilog硬件描述语言进行编程-FIR filter, using the Verilog hardware descr iption language programming
vhdl
- 十六路彩灯控制系统，毕业设计相同题目的兄弟姐妹们可以参考一下-Sixteen path lights control system
count_zj
- 基于FPGA的数字锁相环中环路滤波器的设计-FPGA digital PLL loop filter design
bcd7seg
- bcd to 7-segment decoder
pwm
- PWM的NIOS II IP核设计源文件，其频率和脉宽均可控-PWM IP core design source files of the NIOS II , It s frequency and pulse-width words can be controlled
di4
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。 显
rscode
- R S编 解 码 实 现 代 码 verilog语言-RS CODE AND ENCODE
SDRAM
- nios2 定时器功能实现的主函数，使用C语言完成-nios2 timer
CPSK_modulation_code
- CPSK调制VHDL程序，测试正确，已使用-CPSK modulation VHDL procedures, the test is correct, has been used