CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 4218.19 .20 .21 .22 .23 ... 4323 »
  1. shuma.rar

    0下载:
  2. 数码管动态显示程序,verilog的,已经调试成功,verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:684byte
    • 提供者:houdan
  1. sdh1

    0下载:
  2. 本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分: 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中,提取F1字节,并按照要求输出。-This section of code is on the operation of a SDH frame VHDL code. Two main needs: 1. From the continuous transmission of SDH byte stream to find the frame he
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:684byte
    • 提供者:mao
  1. codedecoder

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:684byte
    • 提供者:科林
  1. clk_divider

    0下载:
  2. Simple Clk Divider for FPGA design in Verilog -Simple Clk Divider for FPGA design in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:684byte
    • 提供者:h_j_tel
  1. viterbi

    0下载:
  2. 对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:684byte
    • 提供者:房先生
  1. traffic

    0下载:
  2. 交通灯的控制,很简单的一个东西而已,仅用来开通账户-Traffic light control, a very simple things, you know, only used to open accounts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:683byte
    • 提供者:单鹏辉
  1. LED

    0下载:
  2. VHDL LED七段译码程序,程序为txt格式,请自行另存为vdh后缀的文件-VHDL LED seven-segment decoding process, procedures txt format, please use the Save As vdh file suffix
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:683byte
    • 提供者:zheyu
  1. led_0_7

    0下载:
  2. 与键盘扫描功能相对应,实现7段数码管的显示功能,在单片机中有较大用处。verilog-fullfill the function of displaying in verilog language. You can use it combined with keyboard scanning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:683byte
    • 提供者:王源
  1. PRF_CTL

    0下载:
  2. 产生时序脉冲组,设计人员可以根据自己的需要,改变相应的数值,可以得到自己想要的脉冲组-Generates timing pulses, designers can according to their needs, change the appropriate values, you can get what you want in the pulse group
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:683byte
    • 提供者:
  1. led

    0下载:
  2. 流水灯,通过时钟控制,每个时间显示不同颜色,共有32中颜色-Water lamp, the clock control, each time display different colors, a total of 32 colors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:683byte
    • 提供者:Mr.Do
  1. rxd_control

    0下载:
  2. 串口接收控制模块联合uart——rxd_interface使用-uart rxd contrl Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:682byte
    • 提供者:王长友
  1. mif_generation

    0下载:
  2. 利用C生成quartus中ROM所需用的mif或者hex文件,以正弦信号为例-Using C to generate .mif for quartus ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:682byte
    • 提供者:里昂
« 1 2 ... .13 .14 .15 .16 .17 4218.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com