CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 216.17 .18 .19 .20 .21 ... 4323 »
  1. VERILOG_HDl

    0下载:
  2. verilog 初学者常用模块,可作为初学者实验使用(Verilog beginners commonly used modules, can be used as beginners experimental use)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:103kb
    • 提供者:大老鼠
  1. 脉动阵列资料

    0下载:
  2. 这是一些有关脉动阵列的资料,自己整理的,希望对大家有所帮助(This is some information about the pulse array, organize their own, and I hope to help you)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:6.23mb
    • 提供者:星空物语11
  1. RS232

    0下载:
  2. 基于quartusii的用verilog编写的rs232串口程序(QuartusII based on Verilog prepared by the RS232 serial procedures)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:926kb
    • 提供者:qiaodecheng
  1. verilog_clf

    0下载:
  2. 关于verilog clf 的说明(clf)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:6kb
    • 提供者:chen168
  1. 关于timescale的用法

    0下载:
  2. 关于verilog timescale的解释(verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:17kb
    • 提供者:chen168
  1. PicoBlaze_PWM_control_rev1

    0下载:
  2. This is the Spartan 3E tutorial_04.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:374kb
    • 提供者:Saad_01
  1. s3esk_rotary_encoder_interface

    0下载:
  2. This is the Spartan 3E tutorial_03.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:269kb
    • 提供者:Saad_01
  1. s3esk_picoblaze_dac_control

    0下载:
  2. This is the Spartan 3E tutorial_02.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:442kb
    • 提供者:Saad_01
  1. s3esk_frequency_counter

    0下载:
  2. This is the Spartan 3E tutorial_01.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:491kb
    • 提供者:Saad_01
  1. LCDF3_Verilog_Ch_4

    0下载:
  2. This is the Spartan 3E tutorial.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:143kb
    • 提供者:Saad_01
  1. TutorialSpartan3EBasys

    0下载:
  2. it is the file which is named as starting KIT for Spartan 3E
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:457kb
    • 提供者:Saad_01
  1. he

    0下载:
  2. 利用VHDL实现判向计数器,并且在数码管上实现显示。可以在XILINX开发板上实现对应功能,仿真也能实现。(The use of VHDL realize the counter counter, and in the digital tube to achieve display. The corresponding function can be implemented on the XILINX development board, and the simulation can also
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:730.77kb
    • 提供者:勿要归晚
« 1 2 ... .11 .12 .13 .14 .15 216.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com