CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 23 24 25 26 27 2829 30 31 32 33 ... 4323 »

  1. CORDIC_ATAN

    1下载：
  2. FPGA实现反正切功能，工程原件，包括测试文件，能够很好实现该功能(FPGA implements arctangent function, original engineering)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-14
    • 文件大小：6.25mb
    • 提供者：TX_77846

  1. PCIE资料和仿真教程1-6

    0下载：
  2. PCIE仿真设计教程1-6，我帮大家收集到一起了(PCIE simulation design tutorial 1-6, I help you gather together.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-11
    • 文件大小：4.99mb
    • 提供者：panda316

  1. labview vision例程包含源码

    0下载：
  2. labview vision 例程源码，含有好多例子。对初学者有很大帮助！

  3. 所属分类：VHDL编程

  1. elevator

    1下载：
  2. 八层电梯，有密码开关，警报开关，quartusⅡ综合，cycloneⅤ的板子(There are password switches, alarm switches, and eight layers of elevator display, Quartus II synthesis, cyclone V board.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. VerilogUart_Modelsim

    1下载：
  2. 使用Verilog编写的UART ，用Modelsim仿真工程。(use Verilog Write UART Program, Modelsim simmulate the project)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-01-10
    • 文件大小：46kb
    • 提供者：myBuf

  1. elevator

    0下载：
  2. 用verilog语言基于FPGA设计的五层智能电梯系统。(With verilog language based on FPGA design of five - floor intelligent elevator system.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-07-03
    • 文件大小：20.49mb
    • 提供者：Rebecca-

  1. shifter

    2下载：
  2. 基于vivado的Xilinx的FPGA其移位寄存器代码(Xilinx's FPGA shift register code based on vivado)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-03
    • 文件大小：432kb
    • 提供者：hyiming

  1. 好-无线通信FPGA设计-Xilinx

    4下载：
  2. 《无线通信FPGA设计》以Xilinx公司的FPGA开发平台为基础，综合FPGA和无线通信技术两个方向，通过大量的FPGA开发实例，较为详尽地描述了无线通信中常用模块的原理和实现流程，包括数字信号处理基础、数字滤波器、多速率信号处理、数字调制与解调、信道编码、系统同步、自适应滤波算法、最佳接收机，以及WCDMA系统的关键技术。《无线通信FPGA设计》概念明确、思路清晰，追求全面、系统、实用，使读者能够在较短的时间内具备无线通信领域的FPGA开发能力。(The design of wireless

  3. 所属分类：VHDL/FPGA/Verilog

  1. shift&scrambler

    1下载：
  2. shift &scramble codes and it tb

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-04-27
    • 文件大小：5kb
    • 提供者：longtian0524

  1. FPGA

    1下载：
  2. ⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-18
    • 文件大小：1kb
    • 提供者：孟欢520

  1. rx_module

    2下载：
  2. 接收机的顶层模块构建,对需要参考的朋友有一定的帮助(The construction of the top module of the receiver is helpful to friends who need reference.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-12
    • 文件大小：1.99mb
    • 提供者：月@夜

  1. Fundamentals of digital logic with verilog

    2下载：
  2. Fundamentals of Digital Logic with Verilog Design

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-11-14
    • 文件大小：6.71mb
    • 提供者：dohai267
« 1 2 ... 23 24 25 26 27 2829 30 31 32 33 ... 4323 »
搜珍网 www.dssz.com