资源列表
4-ADC模块
- ADC模块例程 适用于飞思卡尔电磁循迹小车等智能小车(ADC module routine is suitable for intelligent cars such as Freescale electromagnetic tracking car.)
Altera官方FPGA电机控制的中文文档
- Altera官方FPGA电机控制的中文文档，很不错的参考资料(Altera Official FPGA Motor Control Chinese Document, Good Reference)
128点 基8 FFT
- 使用Verilog语言对128点 基8FFT的实现(Implementation of 128-point basis 8FFT)
基于vhdl的出租车计价器
- 利用VHDL语言设计了一种出租车计费器,能够实现计费及显示的功能.采用动态扫描技术分别显示汽车载客时行驶里程、中途停车等待时间及总费用.在Altera公司的QuartusⅡ9.0开发环境下进行了源程序的编译、仿真,下载到FPGA芯片EP 1K30TC 144-3进行了硬件测试,具有一定的实用价值.
三速以太网verilog代码
- 三速以太网verilog代码，包括仿真环境等文件。非常详细的源码
ethernet_ip_verilog
- 以太网的ip,用verilog写的，包含testbench,用于FPGA以太网设计参考
SPI_UART
- SPI读写AD9361，通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)
09_ddr3_test
- 利用vivado的MIG控制器来实现DDR3的读写(Using vivado's MIG controller to realize DDR3's read and write)
down_up_dds
- 在Vivado下完成AD输入到下变频的功能，频率可配置，通用化设计。(The function of AD input to down conversion is completed under Vivado, and the frequency is configurable and universal design.)
ADS1256
- ads1256驱动代码，用verilog编写,在quartus上运行成功(ADS1256 driver code, written in Verilog, runs successfully on quartus.)
基于AlteraFPGA的DpramIPcore设计
- 基于altera fpga的dpram ipcore 设计，包含整个工程和modelsim仿真文件。读写地址及读写使能是通过数据产生模块来产生。
USB2.0的IP核（详细verilog源码和文档）
- USB2.0的IP核（详细verilog源码和文档）.rar