资源列表
pci144_vhdl
- PCI vhdl for Fpga designer to design PCI IP
Mc68000
- Mc68000 rtl code Simulation and Synthesis
alaw_mulaw
- 这是一个量化编码当中关于A律和u律压缩和扩展的源程序,程序由VerilogHDL语言编写,算法在Modelsim上进行仿真过
zxfg
- 四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助
timer3
- 基于FPGA的VHDL时钟程序 本程序是基于FPGA的时钟程序,可用按键控制较时,有秒闪,调时指示!!!
VHDL基于实验开发板的按键处理与LED显示
- VHDL基于实验开发板的按键处理与LED显示。
VHDL超声波测距源代码
- VHDL超声波测距源代码,大家看看,发表下意见。
fifo_exp1
- 在ISE环境下用VHDL写的8*9FIFO
fftinterface
- 电赛一等奖作品:音频信号分析仪的FPGA源码,VHDL编写,Quartus7.1综合,ModelSim6.2g se仿真,应用了opencores.org上的开源FFT IP核,加入了8051总线接口和ram
osc
- 数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过
DebussyandModelsim
- Debussy和Modelsim的混合使用
数字秒表
- VHDL Y语言的