资源列表
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
CORDIC
- 介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细
CIC
- 介绍了积分梳状滤波器(CIC)设计，压缩包里面有程序的流程图，采用verilogHDL编写，在modelsim上可以实现仿真结果，非常不错
viterbi
- 介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明
amba_verilog
- IC设计相关，arm内的AMBA桥实现的源码，verilog语言实现，
pcm1804_i2s_data_adjust2
- 用于pcm1804调整I2S的数据，使I2S的音频同步并且在FIFO中不溢出。能够自动判断FIFO --中的状态，通过调整从FIFO中输出的数据的个数来使FIFO既不上溢也不下溢。 -- 为了达到更高的精度要求，可以通过加大采样时钟clk的频率。
zhuangtai
- 状态机的典型饮用，可供学习模仿之用，四个状态，简单易学
quanjia
- 全加器，使用宏功能模块，并附有波形仿真图
fenpin
- 分频器，自己尝试编辑的，20和40分频，可以
jkchu
- jk触发器，自己尝试编辑的，用状态机实现，可以
GRAYcode
- 二进制码转换为格雷码，整个工程包括了波形文件，在Quartus上的可以直接进行仿真。
ExpandDataBit
- Quartus下的数据扩展工程，可以直接运行查看波形