资源列表
USB_VHDL
- USB总线接口的VHDL实现，希望对大家有帮助
PCI_VHDL
- 32位33M的PCI接口的VHDL实现，想深入学VHDL或实现PCI的可以看一看
jtag.tar
- jtag的verilog 代码 包含boundary ce
memory_cores.tar
- memory 的行为模型 适合仿真平台搭建
core_arm.tar
- vhdl的arm核 包含testbench
spi
- SPI总线，VHDL语言，硬件描述语言源码
22SystemVerilog
- SystemVerilog 介绍 对初学者很有好处
ps2
- ＰＳ／２通讯协议是一种双向同步串行通讯协议。通讯的两端通过Ｃｌｏｃｋ（时钟脚）同步，并通过Ｄａｔａ（数据脚）交换数据。任何一方如果想抑制另外一方通讯时，只需要把Ｃｌｏｃｋ（时钟脚）拉到低电平。一般两设备间传输数据的最大时钟频率是３３ｋＨｚ，大多数ＰＳ／２设备工作在１０～２０ｋＨｚ。推荐值在１５ｋＨｚ左右，也就是说，Ｃｌｏｃｋ（时钟脚）高、低电平的持续时间都为４０μｓ。每一数据帧包含１１～１２个位。
updowncnt
- 加减计数器，其实也没什么，想要就拿去了，给我拿别人的东西才重要
phase_detector_top_v1.1
- 使用virlog语言编写的一个 锁相环的程序。可直接在cpld中应用。
VerilogHDL
- 用VERILOG语言总结了常用代码 非常有用
jiaotongdeng_mealy2
- 自编的交通灯程序，使用VHDL语言，使用状态机模式。