CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4322 »
  1. mys-xc7z020-lcd-xylon

    1下载:
  2. Zturn board verilog source with LCD driver.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:28156928
    • 提供者:ratfink
  1. mys-xc7z020-arm-hdmi-xylon

    0下载:
  2. Zturn board verilog source with HDMI driver.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:30943232
    • 提供者:ratfink
  1. pl_int

    0下载:
  2. Zturn board basic board init.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:6307840
    • 提供者:ratfink
  1. gpio_axi

    0下载:
  2. Zturn board - GPIO - AXI
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:22609920
    • 提供者:ratfink
  1. LIBRARY

    0下载:
  2. 交通信号灯 (1)、设计一个南北方向为主干道,东西方向为支干道的; (2)、选择一个标准时钟发生电路,为电路提供一个标准1HZ信号; (3)、(a)交通灯从绿变红时,有5秒黄灯亮的间隔时间;(b)交通灯红变绿是直接进行的,没有间隔时间;(c)主干道上的绿灯时间为50秒,支干道的绿灯时间为30秒(traffic light Design a north-south direction of the main road, East and west direction for the trunk
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:13312
    • 提供者:godlu666
  1. s3esk_startup

    0下载:
  2. spartan 3E starter kit ; firmware after pane ; you can fix your spartan 3E with this code because it was not on maintenance this type of cards
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:1606656
    • 提供者:lovers2015
  1. DCT_IDCT

    0下载:
  2. DCT and Idct with vhdl and verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:62464
    • 提供者:lovers2015
  1. Read_Write_Text_File_VHDL

    0下载:
  2. read and write text to vhdl language
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:2048
    • 提供者:lovers2015
  1. ip-cores-video_controller_jpeg_encoder

    0下载:
  2. ip-cores-video_controller_jpeg_encoder
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:2215936
    • 提供者:lovers2015
  1. ANUPimage2coe

    0下载:
  2. image to coe converter
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:1024
    • 提供者:LEON2333
  1. Half-Adder

    0下载:
  2. This is an example to implement an Half-adder for xilinx FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:21504
    • 提供者:DanCerv
  1. Half-Adder

    0下载:
  2. xilinx ISE平台提供1位半加法器,模块随模拟提供(Half- adder 1- bit design implemented in ISE XIlinx Design Suite. Module in VHDL language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:21504
    • 提供者:DanCerv
« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4322 »
搜珍网 www.dssz.com