CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4323 »
  1. zhitouzi

    0下载:
  2. 原创。掷骰子游戏,VHDL,quartus,北京邮电大学数电实验,实现随机掷骰子游戏,在数码管显示点数,点阵显示输赢,有开机动画以及开机音乐,可实现多人游戏等-games, VHDL, quartus,experiments of BUPT, pure originality,random game, in the digital display dots, dot matrix display winning or losing, there are boot animation and bo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.25mb
    • 提供者:bamboo
  1. CHANNEL_ESTIMATION_PROJECT

    1下载:
  2. 基于 quartus 2 的 lte 信道估计verilog hdl代码 只有功能仿真 时序仿真自己加sdc文件并且调整testbench的clk才能做出来-Estimated Verilog HDL code based Quartus lte channel only functional simulation timing simulation plus sdc file and adjust the testbench clk to do it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:11.26mb
    • 提供者:lei
  1. test_ddr2_ip

    0下载:
  2. ddr2 SDRAM 高性能控制器及测试-DDR2 SDRAM High Performance Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.26mb
    • 提供者:zdwang
  1. iic

    0下载:
  2. 使用的是FPGA单片机 通过IIC总线,对24LC04进行读写实验。写入512btye的数据,前256个数字为0到255,后256个数据为1。然后,将512byte数据读出来并打印。最后,对比数据是否相同,如果有不同,说明读写过程有错误-By using a single-chip FPGA IIC bus read and write on 24LC04 experiments. Write 512btye data, the first 256 digits from 0 to 255, a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.27mb
    • 提供者:赵莉
  1. SDI_PassThru_VHDL_Virtex5_ise12_2

    0下载:
  2. SDI_PassThru_VHDL是针对Virtex5 LXT FPGA的SDI码流从GTP收端环出到发端的一个完整工程,源自于Xilinx提供的源码,不一样的是去掉了开发板ml571所要求的昂贵的收发时钟同步子板,经过长时间的调试后,终端电视仍然可以显示,但是会丢帧。(收发时钟不同步,丢帧和收不到SDI码流都是正常的)-SDI_PassThru_VHDL for SDI application in the Virtex 5 FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.27mb
    • 提供者:dongtian
  1. rtc

    0下载:
  2. NIOS II下进行RTC实时时钟的开发,比较有难度的知识点: 1. PIO的深度应用; 2. C语言中函数指针的应用; 3. DS1302的驱动编写; 4. C语言中程序的模块化书写方式; -NIOS II development for the next RTC real time clock, have more knowledge of difficulty: . 1 PIO depth application 2 Application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.27mb
    • 提供者:赵莉
  1. dds

    0下载:
  2. DDS signal generator, the compression bag is a project, a full set of DDS signal generator, contains the mif file and so on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.28mb
    • 提供者:d232
  1. ethernet_test

    0下载:
  2. 基于FPGA的千兆以太网通讯,通讯方式采用GMII总线通信(Gigabit Ethernet communication based on FPGA, communication using GMII bus communication)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:11.28mb
    • 提供者:lj120809769
  1. zonghe

    0下载:
  2. Quartus环境下编写的FPGA综合测试程序,能实现频率测量,数码管显示,12864液晶显示,1602液晶显示,点阵扫描显示,AD采样程序,DA输出电压程序,可以通过拨码开关控制上述功能的分别实现,还可以通过遥控器实现上述功能的控制实现。-Quartus environment prepared by the FPGA integrated test program, to achieve frequency measurement, digital display, 12864 LCD, 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:11.29mb
    • 提供者:songzhi
  1. Huffman-Encoder

    1下载:
  2. 本压缩包,包换一个用verilog语言实现的huffman编码源程序,同时给出了众多论文和基础知识的文档资料,一应俱全。-The compression package, shifting one using huffman coding verilog language source code, and gives basic knowledge of many papers and documentation, everything.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.3mb
    • 提供者:普尔
  1. DE2_SDCARD

    0下载:
  2. DE2 开发板上,NIOS编程。对SD卡以及USB的读写操作的实例。我的代码及工程绝对完整!代码其实是Verilog编写的。-DE2 development board, NIOS programming. On the SD card and USB examples of read and write operations. My absolute integrity of code and works! Verilog code is written.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:11.3mb
    • 提供者:jiayanfu
  1. 五子棋游戏

    0下载:
  2. 该为五子棋游戏,在DE2开发板上实现 ,VGA显示。
  3. 所属分类:VHDL编程

    • 发布日期:2011-12-23
    • 文件大小:11.31mb
    • 提供者:tddzmlxh
« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4323 »
搜珍网 www.dssz.com