资源列表
qiangdaqi(auto)
- 用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。
foudiv
- 可以实现对任意波形分任意频，分频加减通过按键实现。
ddr
- ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
wishbone2avalone
- 由avalen总线转接i2c总线的vhdl程序 可应用于nios嵌入式系统
shipingkonzhi
- 用VHDL实现视频控制程序,实现对图像的采集和压缩,
FIFO-DC
- FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合
DDRSDRAM
- DDR sdram 包含的完整的源码,仿真的相关文件
lab5_VHDL
- VHDL源码 VHDL源码
Verilog
- 本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.
clock
- fpga clock 设计，资料较好，供大家参考，非商用目的哦
8251Verilog
- 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
FIFO
- 异步FIFO控制器的Verilog设计与实现