资源列表
VGA_display_picture
- 实 现 基 于 f p g a 的 图 像 处 理(Realization of image processing based on FPGA)
Embedded-MP3-Player-master
- 利用XILINX FPGA 嵌入式核编写的C语言程序(C language program written in XILINX FPGA embedded core)
OV5640_datasheet.pdf
- OV5640摄像头CMOS摄像头用户手册(OV5640 camera CMOS camera datasheet)
ug835-vivado-tcl-commands
- Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法,还是从对使用者思路的要求,都是全新的。看在Vivado上,Tcl已经成为唯一支持的脚本,此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s
rocetech- 加密方法
- FPGA加密主要有 1.配合第三方加密芯片(如ds180等,通过控制程序复位使能实现) 2.自带加密逻辑硬核(如5/6/7系列中的BbRAM和eFUSE存储密钥实现) 主要讲述一下如何用自带的IP进行加密逻辑。(FPGA encryption mainly 1. With third-party encryption chip (such as ds180, etc., reset by controlling the program to enable) 2. Comes with
gtx_aurora_zc706_clock_module
- 对aurora模块时钟处理模块,实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
gtx_aurora_zc706_example
- Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议,通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式,以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high-speed transmission that enabl
bist pattern generator
- document of bist with low power generator
uart_test
- 用verilog实现的一款232协议的源码,支持光纤传输,IO通道传输等等传输方式。(Verilog implementation of a 232 protocol source code, support fiber transmission, IO channel transmission and so on transmission.)
DDR3_controler
- s6和k7 fpga的ddr3 ip控制器使用说明;(S6 and K7 FPGA DDR3 IP controller use instructions)
fft2_core
- 两点的fft实现及仿真 基于altera公司的cycloneⅣ(The FFT implementation and Simulation of two points are based on the cyclone IV of Altera company)
fenpin4
- 使用fpga实现四分频,将单一频率信号的频率降低为原来的1/4。(Using FPGA to achieve four frequency division, the frequency of a single frequency signal is reduced to the original 1/4.)