CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 88 89 90 91 92 9394 95 96 97 98 ... 4322 »

  1. I2C_cyclone 1

    0下载：
  2. I2C interface on cyclone 1 epc1

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：2947072
    • 提供者：igor5451

  1. DCMotocyclone 1

    0下载：
  2. dc motor driver interface on epc1

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：286720
    • 提供者：igor5451

  1. tempcyclone

    0下载：
  2. vhdl 1602 lcd with temperature sensor (one wire)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-22
    • 文件大小：397312
    • 提供者：igor5451

  1. fir4tap using array

    0下载：
  2. 4 tap fir filter using by passing multiplier

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：11264
    • 提供者：divya_r

  1. keyboardcyclone

    0下载：
  2. cyclone epc1 keyboard with stp

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：2684928
    • 提供者：igor5451

  1. 有符号小数乘法器

    1下载：
  2. 改进的verilog乘法器，改进了此项乘法，更利于在硬件中的使用(introduce this funcation in this code.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：1024
    • 提供者：大豆崽

  1. ARM_AMBA3_APB

    0下载：
  2. apb protocol specification

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：184320
    • 提供者：kumaru

  1. AMBAaxi

    0下载：
  2. amba axi specification

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：447488
    • 提供者：kumaru

  1. Lesson09：BJ-EPM240学习板实验2——按键消抖实验

    0下载：
  2. Quartus的按键消抖设计实验视频讲解,讲解的很详细，对于新手来说还是蛮不错的(Quartus key to shake down the design of experimental video explanation)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：46035968
    • 提供者：YouKnowWho

  1. VHDL_SPI

    0下载：
  2. 使用的程序，大家可以借鉴，对FPGA初学者有用(Use of the program, you can learn from the FPGA beginners useful.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：43008
    • 提供者：wantedman

  1. StopWatch

    0下载：
  2. 利用Verilog实现数字秒表（基本逻辑设计分频器练习） 设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。 设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。 采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。(Using Verilog to realize digital stopwatch (basic l

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：1024
    • 提供者：VoidShooter

  1. counter_vhdl

    0下载：
  2. counter_verilog sur fpga

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-21
    • 文件大小：23552
    • 提供者：jordra
« 1 2 ... 88 89 90 91 92 9394 95 96 97 98 ... 4322 »
搜珍网 www.dssz.com